

연구논문

전해도금에 의해 제조된 플립칩 솔더 범프의 특성

황 현* · 홍순민* · 강춘식* · 정재필**

*서울대학교 재료공학부

**서울시립대학교 재료공학과

Characteristics of Sn-Pb Electroplating and Bump Formation for Flip Chip Fabrication

Hyeon Hwang*, Soon-Min Hong*, Choon-Sik Kang* and Jae-Pil Jung**

*School of Materials Science and Engineering, Seoul National University, Seoul 151-744, Korea

**Department of Materials Science and Engineering, University of Seoul, Seoul 130-743, Korea

Abstract

The Sn-Pb eutectic solder bump formation ($150\mu\text{m}$ diameter, $250\mu\text{m}$ pitch) by electroplating was studied for flip chip package fabrication. The effect of current density and plating time on Sn-Pb deposit was investigated. The morphology and composition of plated solder surface was examined by scanning electron microscopy. The plating thickness increased with increasing time. The plating rate became constant at limiting current density. After the characteristics of Sn-Pb plating were investigated, Sn-Pb solder bumps were fabricated in optimal condition of $7\text{A}/\text{dm}^2$, 4hr. Ball shear test after reflow was performed to measure adhesion strength between solder bump and UBM (Under Bump Metallurgy). The shear strength of Sn-Pb bump after reflow was higher than that of before reflow.

(Received June 1, 2001)

Key Words : Flip chip, Solder bump, Electroplating, Current density, Reflow, Ball shear test

1. 서 론

초기 개발된 플립칩 기술은 고용점 솔더를 사용하여 무기물 기판인 세라믹 기판에 사용하도록 개발되었으며 칩의 UBM(Under Bump Metallurgy)도 낮은 주석 함량에 맞도록 고안되었다. 그러나 이러한 고용점 솔더 플립칩 기술은 세라믹 기판 가격과 솔더 범프 제조 가격이 매우 높은 문제점을 가지고 있다. 따라서 최근에는 저가형으로 PCB(Printed Circuit Board)와 같은 유기물 기판을 사용하기 위해 녹는점이 낮은 저용점 공정 솔더로 Sn-37mass%Pb가 많이 사용되고 있다¹⁾. 한편, 칩 접속 방법은 기존의 와이어 본딩이나 TAB(Tape Automated Bonding)에 의한 접속 방법으로부터 접속간격을 늘리고 접속길이를 짧게 할 수 있는 면설장(area array assembly) 방식으로 전

환되고 있다. 결국 고집적, 다단자화에 의해 전자부품의 고밀도 실장을 만족시킬 수 있는 플립칩(flip chip)²⁾이 현재 연구의 주류가 되고 있다. 하지만 고성능 및 소형 전자제품을 위한 플립칩 패키지의 제작에 있어서 많은 수의 입출력 단자를 확보하기 위해서는 고려되어야 할 문제점들이 많다. 솔더 범프의 피치간격, 범프 높이의 균일성, 전기적 신뢰성, 저가의 공정 비용 등이 이에 해당하는 것들이다. 현재 범프 제조 기술로서 여러 가지 방법이 연구되고 있지만 전해도금에 의한 범프 제조 기술은 저온에서 이루어지고 저가의 공정이며 접합력이 우수할 뿐만 아니라, 미세피치 구현이 용이한 장점을 가지므로 플립칩 패키지의 제작 공정에도 많이 응용되고 있다³⁾.

본 연구에서는 Cr/Cu/Ni/Au 층을 UBM으로 사용하여 직경 $130\mu\text{m}$, 피치 $250\mu\text{m}$ 의 패턴을 갖는 Sn-Pb 범프를 제작하기 위하여 전해도금에 의한 솔더 전착의

최적조건을 알아내기 위한 실험을 하였다. 전류밀도 및 시간에 따라 형성되는 도금막의 조성과 두께의 변화를 조사하였으며 이들의 도금된 입자형상을 관찰하였다. 이 실험을 바탕으로 하여 최적조건에서 솔더 범프를 전해도금하여 균일성을 평가하였으며, 리플로우(reflow) 후 솔더 범프의 미소전단강도를 측정함으로써 그 특성을 평가하였다.

2. 실험방법

솔더범프 전해도금조건을 위한 예비실험으로서 음극 전류밀도와 시간에 따른 증착 속도와 조성의 관계를 살펴보았다. 전해도금을 위한 시편은 $1.5\text{cm} \times 1\text{cm}$ 의 Si-웨이퍼 위에 Cr/Cu/Ni/Au의 UBM 층을 각각 $700/5,000/1,000/500\text{\AA}$ 두께로 E-gun evaporator로 증착하였으며 전처리로 아세톤에서 초음파 세척하고 탈이온수로 3회 세척하여 도금액에 20분간 적신 후 전해도금 하였다. Sn-Pb 도금액은 Sn^{2+} (20g/l), Pb^{2+} (10g/l)의 이온비로 건욕하였으며, 양극으로 Sn-Pb 공정솔더를 사용하였다. 양극과 음극 간격은 27mm 로 유지하였으며, 교반은 자기교반기를 사용하여 교반속도를 240rpm , 도금온 온도는 $25\sim 26^\circ\text{C}$ 로 유지하였다. 또, 도금온 조성 후 전류밀도와 도금시간, 교반속도를 변화시키면서 도금층의 두께와 조성 변화를 관찰하였다.




Fig. 1 Schematic illustration of experimental procedure

전해도금을 하기 위한 최적조건을 평가한 후 Fig. 1과 같은 순서로 공정을 진행하였다. 우선 $2\text{cm} \times 2\text{cm}$ Si-웨이퍼 위에 UBM으로 Cr/Cu/Ni/Au 다층 박막을 $700/5,000/1,000/500\text{\AA}$ 증착한 후 솔더와 젖음성이

없는 Ti를 솔더 댐으로 200\AA 증착하였다. 도금될 범프의 높이를 조절하기 위해 두께 $40\mu\text{m}$ 의 양성 감광제(photo resist)를 사용하여 직경 $130\mu\text{m}$, 편지 $250\mu\text{m}$ 로 UBM위에 범프 도금 몰드를 형성하였으며, Ti 예칭 후 예비실험에서 얻은 최적조건 하에서 솔더를 전해도금하였다. Sn-Pb 솔더가 도금된 후 도금 몰드를 제거하여 버섯형태의 솔더 범프를 얻었으며 이때 범프의 균일성은 α -step 장비를 이용하여 측정하였다. 이렇게 하여 만들어진 직경 $130\mu\text{m}$ 의 솔더 범프를 RMA(Rosin Mildly Activated) 플럭스를 사용하여 도포한 후, 대기분위기의 열판에서 리플로우 하였다. 리플로우는 Sn-Pb 공정솔더의 융점보다 약 30°C 정도 높은 210°C 에서 5초, 10초, 15초 동안 진행하였고 이 결과로 구형의 솔더 범프를 제작할 수 있었다. 또한, 리플로우 시간에 따른 금속간 화합물의 성장 및 계면반응이 솔더의 접합강도에 미치는 영향을 조사하기 위하여 전단강도를 측정하였다. 전단강도 측정은 지면으로부터 $5\mu\text{m}$ 높이에 첨필(stylus)을 고정하여 $200\mu\text{m/sec}$ 의 이동속도로 각각의 볼을 옆에서 밀어 파단 될 때까지 걸리는 힘을 측정하는 볼 전단 시험으로 하였다.

3. 실험결과 및 고찰

3.1 솔더의 전해 도금 특성

전류밀도와 시간에 따른 도금 두께를 조사하였다. Fig. 2는 전류밀도에 따른 솔더의 도금속도를 조사한 결과이다. 전류밀도가 증가함에 따라 도금 속도가 초기에는 증가하며, $4\text{A}/\text{dm}^2$ 부근에서부터는 약간의 오차 범위는 있으나 일정한 경향을 나타내는 것을 알 수 있다. 이는 전극반응속도론 측면에서 보면 전류밀도를 높게 해도 반응하고자 하는 이온이 음극면에 없게 되




Fig. 2 Relation between plating thickness and current density in Sn-Pb plating

고 다른 이온의 전착반응이 생겨 목적이온의 전류효율이 저하되어 급속히 전착상태가 나빠지는 한계전류밀도(limiting current density)에 접근하여 더 이상의 전류밀도 증가에 무관하게 일정한 두께를 보이는 것으로 판단된다.

Fig. 3은 Fig. 2에서 전해도금 시 전류밀도가 $4\text{A}/\text{dm}^2$ 이상에서 일정한 도금속도를 보이는 이유를 평형 전위에서 -2V (vs SCE)까지 scan rate 2mV/sec로 측정한 분극 곡선으로 설명한 것이다. 그럼에 표시된 A영역은 용존산소가 환원되는 영역이고 B영역은 Sn과 Pb의 표준환원전위가 비슷해 함께 전착되는 영역이며 C영역은 수소가 발생되는 영역이다. B영역의 약 $4\text{A}/\text{dm}^2$ 부근에서 전압의 변화에도 전류값이 증가하지 않는 한계전류가 나타남을 확인할 수 있다. 교반속도와 도금층 두께와의 관계를 알아보기 위하여 교반속도를 달리하여 도금층의 두께를 측정한 결과를 Fig. 4에 나타내었다. 교반속도에 무관하게 도금되는 두께는 거의 일정함을 보이는데 이는 Evans⁴⁾ 등이 합금 도금




Fig. 3 Polarization curve of Sn-Pb




Fig. 4 Relation between plating thickness and stirring rate in Sn-Pb plating

시 온도와 도금액 조성에 비해 교반속도나 온도는 합금조성이나 도금두께에 상대적으로 영향을 주지 못하는 것으로 발표한 것과 일치함을 알 수 있었다. 따라서 본 연구에서는 유동이 격하지 않은 범위 내에서 임의의 교반속도 240rpm을 고정변수로 설정하였다.

Fig. 5는 솔더의 도금시간에 따른 도금두께를 알아보기 위하여 임의로 $2\text{A}/\text{dm}^2$ 의 전류밀도 조건하에서 실험한 결과이다. 도금두께는 시간에 선형 비례함을 알 수 있었으며, 이를 바탕으로 다른 전류밀도에서 범프를 형성할 경우 각각의 도금속도를 기준으로 원하는 높이만큼의 솔더 전착시, 필요로 하는 대략적인 소요시간을 예측할 수 있다. 전류밀도에 따른 Sn-Pb 공정 솔더의 조성변화를 Fig. 6에 나타내었다. 정상형 합금전해에서는 전류밀도의 증가에 따라 보다 가벼운 금속원소의 무게 분율이 증가하며 한계전류밀도 이상이 되면 합금층의 조성비는 거의 일정하다⁵⁾. 따라서 전류밀도가 증가하면 Pb보다 Sn이 더 쉽게 전착되므로




Fig. 5 Relation between plating thickness and time in Sn-Pb plating ($2\text{A}/\text{dm}^2$)




Fig. 6 Composition of Sn-Pb solder with respect to current density

Sn-Pb 도금층에서 전류밀도가 증가함에 따라 도금 층의 Sn 함량이 증가하고 상대적으로 Pb 함량은 감소하여 $4\text{A}/\text{dm}^2$ 이후부터는 커다란 증가나 감소 없이 $7\text{A}/\text{dm}^2$ 까지 일정하게 35~40mass%정도의 값을 유지함을 보여준다. 즉, 저 전류밀도에서는 전류밀도가 증가함에 따라 Pb 함량이 60~65mass%로 감소하고 이후 한계전류밀도에 이르게 되면 거의 공정에 가까운 합금 조성으로 일정하게 유지됨을 알 수 있다. Fig. 7은 $2\text{A}/\text{dm}^2$ 및 $7\text{A}/\text{dm}^2$ 의 전류밀도에서 도금된 Sn-Pb 층의 표면을 SEM으로 관찰한 사진이다. 결정립의 크기는 전류밀도가 증가함에 따라 미세화되는 경향이 있다. 전류밀도가 낮은 $2\text{A}/\text{dm}^2$ 의 경우에는 결정립들의 크기가 크고 균일한 결정형태를 이루지만 전류밀도가 증가함에 따라 $7\text{A}/\text{dm}^2$ 에서는 결정립들의 크기가 훨씬 미세한 입자들이 뭉쳐 군집을 이뤄 조대한 형태가 되어 표면이 거친 형상을 나타낸다.

이러한 현상은 일반적인 도금에서도 관찰되는 것으로 전류밀도가 높을수록 전착속도는 빨라지고 전착되는 입자의 크기는 작아지기 때문이다.

3.2 솔더 범프 제작 및 전단강도 평가

도금의 전류밀도는 도금층의 조성이 공정조건이 되는 조건에서 최대한 높은 값을 가지는 것이 도금 속도



(a) Current density ($2\text{A}/\text{dm}^2$)(b) Current density ($7\text{A}/\text{dm}^2$)

Fig. 7 Morphologies of deposited Sn-Pb particles in different current density

면에서 유리하며 생산성을 높일 수 있다. 따라서 본 연구의 예비실험결과 Sn-Pb 도금조건 중 전류밀도가 높고 공정조성을 보이는 $7\text{A}/\text{dm}^2$ 의 전류밀도를 최적의 도금조건으로 선택하여 솔더 범프 제작을 시도하였다. Fig. 8은 직경 $130\mu\text{m}$, 페치 $250\mu\text{m}$ 의 원형을 사진식각 작업한 PR 몰드 위에 1시간동안 전류밀도에 따라 도금되는 Sn-Pb 솔더의 도금 양상을 나타낸 것이다. 같은 시간동안 낮은 전류밀도에서의 경우($3\text{A}/\text{dm}^2$)에는 PR 몰드의 높이보다 낮게 솔더가 도금되므로 리플로우 하여 충분한 크기의 원형범프를 형성하기에는 부족한 양이고 전류밀도가 너무 높은 경우($9\text{A}/\text{dm}^2$)에는 솔더가 두껍게 도금되면서 PR 몰드의 높이 이상으로 도금되어 근접해 있는 범프와 이어지는




(a) Current density ($3\text{A}/\text{dm}^2$)(b) Current density ($7\text{A}/\text{dm}^2$)(c) Current density ($9\text{A}/\text{dm}^2$)

Fig. 8 Morphologies of Sn-Pb bump plated on PR mold

모습을 보인다. 따라서 적당한 높이의 솔더 범프를 얻기 위해서는 전류 밀도와 도금 시간이 도금 두께에 미치는 영향을 충분히 고려해 주어야 한다. 선행실험을 통하여 Sn-Pb 도금의 최적 조건인 전류밀도 $7\text{A}/\text{dm}^2$, 도금시간 4시간으로 전해도금 한 후 PR 몰드를 제거하여 형성된 기둥 직경 $130\mu\text{m}$ 높이 $80\mu\text{m}$ 의 벼섯 모양의 솔더 범프를 Fig. 9에 나타내었다. 범프 높이의 균일성을 α -step으로 측정해 본 결과 $80\mu\text{m} \pm 10\mu\text{m}$ 의 편차를 보였으며 이를 RMA 플럭스를 사용해서 열판에서 리플로우 하여 Fig. 10과 같이 볼 형태의 솔더 범프를 형성하였다. 최종적으로 제작된 범프의 직경은 약 $150\mu\text{m}$ 이고 피치간격은 $250\mu\text{m}$ 이었다. 범프 하단부분의 띠 모양은 플럭스를 사용한 후 플럭스 세정이 완전히 이루어지지 않아 생긴 잔류 플럭스이다.

범프 제작 시 리플로우 시간에 따른 범프의 접합강도를 평가하기 위하여 리플로우 시간을 달리하여 전단강도를 측정한 결과를 Fig. 11에 표시하였다. 리플로우 이전의 최초 전단강도는 약 30g-force 였으나 10초 동안 리플로우 시 전단강도가 약 120g-force 로 증가하였으며 15초 동안 리플로우 했을 때는 다시 80g-force 로 감소하였다. 이것은 Sn과 Cu간의 계면에서의 금속간 화합물의 두께와 관련 지어, 계면의 금속간 화합물층이 일정 두께까지는 두께가 증가할수록 솔더 범프와 UBM간의 접합력이 증가하다가 그 이상의 두께에서는 다시 접합력이 감소함으로 보고되어 왔다⁷⁾. 따라서, 본 연구에서 리플로우 시간을 15초로 길게 해 주었을 경우 강도가 급격히 감소하는 이유는 Sn-Pb 금속간 화합물층이 최대 강도값을 나타내는 임계두께 이상으로 성장하여 상대적으로 취약해지기 때문으로 판단된다.




Fig. 11 Shear strength of Sn-Pb bump with respect to reflow time

전해 도금에 의해 보다 신뢰성 있는 범프제작을 위해서는 도금특성 평가가 우선되어야 한다. 수많은 변수들에 의해 발생하는 오차를 줄이고 보다 우수한 균일성과 적절한 높이 및 직경을 갖는 범프를 확보하기 위해서는 이들의 상관관계를 충분히 파악해야 할 필요가 있다. 이를 바탕으로 한다면 더 미세한 솔더 범프 제작이 용이하고 또, 다른 무연솔더와의 비교, 검토가 이루어 진다면 결과적으로 플립칩 솔더 범프 제작에 있어서 전해도금의 응용가능성을 한층 더 높일 수 있다.




Fig. 9 Morphology of Sn-Pb solder bump after PR strip




Fig. 10 Morphology of Sn-Pb solder bumps after reflow with RMA flux

4. 결 론

전해도금 방법에 의해 볼 직경 $150\mu\text{m}$, 피치 $250\mu\text{m}$ 를 갖는 Sn-Pb 솔더 범프를 형성 할 수 있었으며 얻은 결론을 요약하면 다음과 같다.

1) 도금 시간이 증가함에 따라 도금층의 두께가 비례하여 증가하였으며, 전류밀도가 증가하면 한계전류밀도인 $4\text{A}/\text{dm}^2$ 까지 도금속도가 증가하다가 이후에는 변화가 없었다.

2) 도금층의 조성은 전류밀도의 증가에 따라 도금된 솔더 내의 Sn함량이 서서히 증가한 후 점차 공정조성

을 유지하였다.

3)리플로우 후 전단강도를 측정한 결과 리플로우 이전의 초기강도에 비해 훨씬 증가하였고 10초 동안의 리플로우에서 최대값을 보인 후 감소하다.

후 기

본 연구는 2000년도 산업자원부의 산업기반기술지원 연구비하에 수행되었으며 이에 감사드립니다.

참 고 문 헌

1. S.Y.Jang, K.W.Paik : Korean Journal of Materials Research, Vol.19, No.3 (1999), 288
2. H. Lau ed : Flip Chip Technologies, McGraw-Hill, New York (1995), 123
3. Addi Mistry, John Czarnowski and Craig Beddingfield : IEEE/CPMT Int'l Electronics Manufacturing Technology Symposium (1998) J.Evans, Electroplating and metal finishing, June (1972), 29~31
4. A.Brenner : Electrodeposition of Alloy, Academic press, New York (1963)
5. Kwang-Lung Lin : Plating & surface finishing (1996), 59
6. T.Y.Pang, H.D.Brair, J.M.Nicholson and S.W.Oh : Advanced in Electronic Packaging, ASME, NY, 2 (1997), 13