

고속 동작을 위한 디지털 자동 이득 제어기 설계

Design of Digital Automatic Gain Controller for the High-speed Processing

이봉근, 이영호, 강봉순

Bonggeun Lee, Youngho Lee, and Bongsoon Kang

요약

본 논문에서는 5GHz 대역을 사용하는 고속 무선 LAN의 표준인 IEEE 802.11a-1999를 위한 디지털 자동 이득 제어기를 제안한다. 송수신 간의 동기화를 위한 신호인 training symbol을 이용하여 수신기에 입력되는 신호의 이득을 측정한다. 측정된 이득을 이상적인 이득과 비교하여 생신할 이득을 구한다. 생신 이득은 신호를 증폭하는 GCA(Gain Controlled Amplifier)의 입력 전압으로 변환되어 신호의 증폭도를 제어하게 된다. 본 논문에서는 하드웨어 부담을 줄이기 위해 부분 선형 근사방법을 이용하여, 생신 이득을 GCA의 입력 전압으로 변환한다. 보다 정확한 제어를 위하여 이득 측정 및 제어 값의 생신을 7회 반복하여 수행한다. 본 논문에서 제안한 디지털 자동 이득 제어기는 VHDL을 이용하여 설계하였으며, Xilinx CAD tool을 이용하여 timing verification을 수행하였다.

Abstract

In this paper, we propose the Digital Automatic Gain Controller for IEEE 802.11a High-speed Physical Layer in the 5 GHz Band. The input gain is estimated by calculating the energy of the training symbol that is a synchronizing signal. The renewal gain is calculated by comparing the estimated gain with the ideal gain. The renewal gain is converted into the controlled voltage for GCA to reduce or amplify the input signals. We used a piecewise-linear approximation to reduce the hardware size. The gain control is performed seven times to provide more accurate gain control. The proposed automatic gain controller is designed with VHDL and verified by using the Xilinx FPGA.

Key words : Digital Automatic Gain Controller, IEEE 802.11a, Short Training Symbol, GCA, Piecewise-linear Approximation, VHDL, FPGA.

I. 서 론

간을 필요로 한다.

무선 통신 시스템의 수신기에서는 입력되는 아날로그 신호를 디지털 신호를 바꾸기 위해 ADC(Analog-to-Digital Converter)를 사용한다. 이때 입력 신호의 이득을 제어하지 않고, 그대로 사용한다면 수신기의 성능이 크게 감소되므로 입력 신호의 이득을 제어하는 장치가 필요하다[1]. 이를 위해서 사용되는 장치가 자동 이득 제어 시스템이다. 자동 이득 제어 시스템은 불확실한 변동 범위를 갖는 수신 신호를 일정한 범위 내에 존재하도록 신호의 크기를 조절하는 역할을 하며, 수신기의 성능에 가장 크게 영향을 주는 시스템이다. 일반적으로 자동 이득 제어 시스템은 그림 1과 같이 ADC 이전의 아날로그 회로로 설계된다[2]. 그러나, 아날로그 회로만을 이용하여 시스템을 설계할 경우는 디지털로 시스템을 구현하는 것보다 일반적으로 복잡하고 시스템 구현을 위해 보다 많은 시




그림 1. 일반적인 아날로그 자동 이득 제어기

Fig 1. Conventional Analog AGC

본 논문에서는 앞서 설명한 디지털 회로의 장점을 이용하여 고속 무선 LAN을 위한 디지털 자동 이득 제어기를 제안한다. 아날로그 이득 제어기 경우보다 쉽게 구현할 수 있으며, 다른 시스템과 같이 하나의 칩으로 구현이

가능하다. 또한 본 논문에서는 하드웨어 복잡도를 최소화하기 위해 선형 균사방법을 이용하여 시스템을 설계하였다. 고속 무선 LAN의 표준인 IEEE 802.11a-1999에서 송수신간의 동기화를 위해 할당된 preamble의 short training symbol을 이용하여 이득 제어 값을 추정 및 생성하며, 보다 정확한 이득 제어를 위해 7회 반복하여 이득을 쟁신하는 방법을 이용하고, 최종 이득의 보상은 GCA(Gain Controlled Amplifier)에서 이루어진다[3].

본 논문의 II장에서는 이득 조절을 위한 알고리즘 및 동작원리를 설명하고, III장에서는 제어기의 하드웨어 구조를 설명하였다. 그리고 IV장에서는 시뮬레이션 결과를 제시하며, V장에서는 하드웨어 설계 후의 검증결과를, 마지막으로 VI장에서 결론을 내렸다.

II. 알고리즘

본 논문에서 제안하는 자동 이득 제어기는 고속 무선 LAN의 표준인 IEEE 802.11a-1999를 위한 것이다. 따라서 자동 이득 제어기를 설계하기 위해서는 IEEE 802.11a-1999에서 제안하는 송수신간의 신호의 형태를 알고 있어야 한다. 그림 2는 IEEE 802.11a-1999의 신호의 형태를 보여준다.




그림 2. IEEE 802.11a-1999 신호의 전송 형태

Fig 2. Training structure of IEEE 802.11a-1999

그림 3은 short training symbol을 나타낸 것이다. IEEE 802.11a-1999에서는 AGC(Automatic Gain Control)를 위해서 short training symbol의 $t_1 \sim t_7$ 구간을 할당해 놓았다. Short training symbol은 $t_1 \sim t_{10}$ 까지 16 samples이 10회 반복된 형태를 가지고 있으므로 $t_1 \sim t_7$ 구간에 대해서 16 samples를 단위로 평균 이득을 계산할 수 있으며, 수신기에서는 IEEE 규격으로부터 계산된 값과 ADC 이후의 디지털 신호에서 측정된 이득을 이용하여 GCA의 이득 제어 값을 생성할 수 있다.

제안된 디지털 자동 이득 제어기는 수신기의 ADC 이후의 디지털 영역에서 측정한 이득과 송신기에서 측정하여 미리 알고 있는 이득을 비교하여 쟁신할 이득을 구한다. 그리고 수신기에 입력되는 신호의 증폭을 담당하는 GCA의 특성에 맞도록 쟁신할 이득을 변화 시켜 전송한다.




그림 3. IEEE 802.11a-1999의 Short Training Symbol
Fig 3. Short Training Symbol of IEEE 802.11a-1999

그림 4는 본 논문에서 제안한 자동 이득 제어기의 기능 구조도이다. 수신 신호의 크기를 증폭시키는 것은 아날로그 IC인 GCA에서 수행되며, 증폭기의 제어 값은 디지털 자동 이득 제어기에서 결정된다. 디지털에서 생성된 값을 GCA에서 사용하는 아날로그 형태의 제어 값으로 변화할 필요가 있는데, 고속 무선 LAN에서는 빠른 획득 시간 내에 정확한 획득이 필요하므로 DAC를 사용하였다.




그림 4. 자동 이득 제어기의 기능 구조도
Fig 4. Functional structure of proposed AGC

수신기에 입력되는 신호로부터 이득을 측정하기 위한 수식은 (1)과 같으며, 표준으로부터 계산된 평균 이득을 이용하여 증폭 이득을 추정하기 위한 수식은 (2)와 같다. 여기서 r_i 는 수신기에 입력되는 신호이고, n 은 현재 시간을 $n-15$ 는 사용된 클럭의 15주기 이전의 시간을 나타낸다. 그리고 $G(n)_{gain}$ 은 현재 추정 이득을 나타내며, P_{REF} 는 표준으로부터 계산된 평균 전력이다. 현재 추정 이득은 수신되는 신호의 이득을 보상하기 위해 설정된 이전의 GCA 제어 값(이전 이득)에 의하여 결정되기 때문에 쟁신할 이득을 계산할 경우에는 현재 추정 이득과 이전 이득을 같이 고려하여야 한다. 현재 추정 이득 ($G(n)_{gain}$)과 이전 이득 (G_{old})으로부터 쟁신 이득 (G_{new})을 구하기 위한 수식은 (3)과 같으며, 사용된 클럭의 16 주기마다 이득을 쟁신하도록 하였다.

$$P_{16}(n) = \sqrt{\sum_{i=n-15}^n |r_i|^2} \quad (1)$$

$$G(n)_{gain} = 10 \log_{10} \left(\frac{P_{REF}}{P_{16}(n)} \right) \quad (2)$$

$$G_{new} = G_{old} + G(n)_{gain} \quad (3)$$

위의 수식에 의해 계산된 생신 이득은 GCA의 특성에 맞추어 변화되어야 한다. 그림 5는 GCA를 제작한 후 증폭 특성을 측정하여 평균을 그래프로 나타낸 것이다.




그림 5. GCA의 증폭 특성

Fig 5. Amplificative characteristic of GCA

III. 하드웨어 구조

본 논문에서는 제안한 디지털 자동 이득 제어기를 설계하기 위해서 위에서 정의한 수식 (1)과 (2)를 수식 (4)와 같이 다시 정의하여 사용하였다. 수식 (4)에서 G_{REF} 는 표준으로부터 계산된 평균 이득으로 20.625 [dB]이다. 수식 (4)을 이용하여 계산된 현재 추정 이득($G(n)_{gain}$)은 수식 (3)에서 생신 이득을 계산하기 위해 사용되어지며, 계산된 생신 이득은 GCA의 제어 값으로 변화된다. GCA의 제어 값으로 변화하기 위해서는 그림 5의 증폭 특성을 ROM의 형태로 구현하여야 한다. 그러나 ROM으로 구현하는 것은 큰 하드웨어를 요구하기 때문에 본 논문에서는 선형 균사방법을 이용하여 구현하였다.

$$\begin{aligned} G(n)_{gain} &= 10 \log_{10} \left(\frac{P_{REF}}{P_{16}(n)} \right) \\ &= 10 \log_{10}(P_{REF}) - 10 \log_{10}(P_{16}(n)) \\ &= G_{REF} - 5 \log_{10} \left(\sum_{i=n-15}^n |r_i|^2 \right) \end{aligned} \quad (4)$$

수식 (5)는 계산된 생신 이득을 GCA의 제어 값으로 변환하기 위해 선형 균사방법으로 구한 수식이며, 각각의 기울기와 상수는 측정된 증폭 특성을 이용하여 다항식

회귀 방법으로 구한 것이다[4]. 그림 6은 측정된 GCA의 증폭 특성과 수식 (5)를 비교한 것이다.

$$\text{제어 값} = \begin{cases} -0.5322 * G_{new} + 27.5244 & G_{new} \geq 50.8750 \\ -0.0732 * G_{new} + 4.2529 & G_{new} \geq 37.4375 \\ -0.0488 * G_{new} + 3.3447 & G_{new} \geq 17.0625 \\ -0.0830 * G_{new} + 2.9443 & G_{new} \geq 4.8750 \\ -0.2588 * G_{new} + 4.7705 & G_{new} \geq 2.9375 \\ -1.8506 * G_{new} + 9.3896 & \text{Others} \end{cases} \quad (5)$$




그림 6. 수식 (5)와 측정치 평균 비교 그래프

Fig 6. Comparison of equation (5) with average of measuring values

그림 7은 본 논문에서 제안한 디지털 자동 이득 제어기의 하드웨어 블록도이다. 수신 신호의 전력 측정 부분은 수식 (3)에서 $\sum_{i=n-15}^n |r_i|^2$ 을 구하는 부분으로 16 samples의 합을 구하기 위해 케이스 회로로 구성하였으며, 생신 이득 계산 및 GCA 특성 결합 부분은 생신 이득




그림 7. 디지털 자동 이득 제어기의 블록도


Fig 7. Block diagram of digital AGC

(G_{new})을 구하고, 수식 (5)를 계산하여 GCA의 제어 값을 구하게 된다. 그림 7의 블록도에서 start_gain 신호는 IEEE


802.11a-1999의 preamble 입력이 확인된 후 이득 제어의 시작을 알리는 신호이다. Control 부분의 내부는 counter로 이루어져 있으며, 이 counter에 의해서 이득 제어 값의 출력 시점을 결정하도록 하였다. 이득의 갱신은 하드웨어 구현에 의한 수신기 입력 신호의 크기 제한 때문에 한번에 이루어지기가 어렵다. 따라서 본 논문에서는 보다 완전한 이득 보상을 위해 7회 반복하여 갱신할 이득을 구하고 보상을하도록 설계하였다.

IV. 시뮬레이션 결과

그림 8과 그림 9는 각각 수신된 신호의 크기가 이상적인 경우보다 크게 입력되는 경우와 작게 입력되는 경우의 Matlab 시뮬레이션 결과이다. 시뮬레이션을 수행에서 GCA의 이득 제어 값은 제안한 디지털 이득 제어기의 출력을 사용하였다.



(a) 이득 제어가 수행되지 않은 경우의 수신기 입력 신호
(a) Input signal of Receiver without Gain Control




(b) 이득 제어가 수행된 경우 수신기 입력 신호
(b) Input signal of Receiver with Gain Control


그림 8. 수신 신호의 크기가 크게 입력되는 경우
Fig 8. Enlarged input signal of Receiver

그림 8(a)와 그림 9(a)는 이득 제어의 수행 없이 GCA의 초기 증폭 이득에 의해 수신기에 입력되는 신호를 나타낸 것이고, 그림 8(b)와 그림 9(b)는 이득 제어를 수행한 경우, 즉 계산된 갱신 이득을 이용하여 GCA의 증폭도

를 갱신하여 제어한 경우 수신기에 입력되는 신호를 나타낸 것이다. 그림 8(b)와 그림 9(b)에서 초기에는 GCA의 초기 증폭 이득에 의해 수신 신호가 증폭되어 입력되지만, 이득 제어가 수행된 시점부터는 신호의 크기가 제어되어 입력됨을 알 수 있다.



(a) 이득 제어가 수행되지 않은 경우의 수신기 입력 신호
(a) Input signal of Receiver without Gain Control



(b) 이득 제어가 수행된 경우 수신기 입력 신호
(b) Input signal of Receiver with Gain Control

그림 9. 수신 신호의 크기가 작게 입력되는 경우

Fig 9. Lessened input signal

그림 10은 수신기의 GCA의 초기 증폭 이득이 20dB이고, GCA에 입력되는 신호의 이득이 -3.15dB에서 -40dB까지 감소된 12가지의 경우에 대해서 GCA에 입력되는 제어 값의 변화를 통하여 디지털 이득 제어기의 성능을 확인한 것이다. GCA의 초기 증폭 이득이 20dB이므로 무선 채널에서의 신호의 감쇠가 -20dB에 근접할 경우에는 2회 정도의 반복 갱신으로 수신 신호의 이득을 완전히 보상할 수 있으며, 신호의 감쇠 정도와 GCA의 초기 이득과의 차이가 클 경우에는 5회의 반복 갱신으로 신호의 이득에 완전히 보상됨을 알 수 있다. 시뮬레이션을 위해 사용된 12가지 경우 모두 본 논문에서 설계된 이득 제어기의 7회 반복 갱신 이전에 GCA의 입력되는 제어 값이 안정된 상태가 됨을 알 수 있다.





그림 10. 디지털 자동 이득 제어기의 성능


Fig. 10. Performance of Digital AGC

V. 하드웨어 검증

본 논문에서는 제안한 디지털 자동 이득 제어기의 하드웨어 설계를 위해 VHDL을 이용하였으며, Synopsys Vhdldbx tool과 Xilinx CAD tool을 이용하여 각각 functional 시뮬레이션과 timing 시뮬레이션을 수행하였다. 그림 11(a)와 (b)는 각각 설계된 디지털 자동 이득 제어기의 functional 시뮬레이션과 timing 시뮬레이션을 수행한 결과이다. 그림 11에서 이득 쟁진 시점을 나타내는 신호는 이득의 쟁진을 위한 제어 신호로서 매 16 samples 간격으로 주신기에 입력되는 신호로서 매 16 samples 간격으로 주신기에 입력되는 신호의 short training symbol 기간 동안 7회 반복하여 활성화되며, 디자인 이득 제어기의 출력을 나타내는 신호는 GCA 입력 제어 값에 대한 10 bits 디지털 값으로서 DAC의 입력으로 사용되고, 아날로그 신호로 변환되어 GCA의 증폭도를 제어한다.



(a) Result of Synopsys Functional Simulation




(b) Result of Xilinx Timing Simulation

그림 11. 시뮬레이션 결과

Fig. 11. Simulation results.

본 논문에서는 제안한 디지털 자동 이득 제어기의 회로 합성을 위하여 Synopsys¹⁾ Design Analyzer와 SAMSUNG 0.35um STD90 Library를 이용하였다. 그림 12는 설계된 하드웨어의 합성 결과의 schematic view이다. 그리고 설계된 하드웨어의 검증은 Xilinx VIRTEXE V2000E 6 BG560 FPGA를 이용하였다. 표 1은 설계된 하드웨어의 maximum frequency 및 gate counts를 나타낸 것이다. IEEE 802.11a 1999에서는 고속 무선 LAN의 기사 대역 동작 주파수를 20MHz로 정의하고 있으며, 본 논문에서 제안된 디지털 자동 이득 제어기의 최대 동작 주파수는 표 1과 같이 31.530MHz로서 고속 무선 LAN의 요구를 만족시킨다.

그림 12. 제안된 이득 제어기의 Schematic View
Fig. 12. Schematic View of proposed Gain Controller

1) Synopsys S/W는 IDEC을 통하여 지원받았음.

표 1. Maximum Frequency 및 Gate Counts

Table 1. Maximum Frequency and Gate Counts

Module Name	Xilinx VIRTEXE V2000E-6 BG560	Synopsys Design Analyzer & SAMSUNG 0.35um STD90 Library	
	Max Frequency	Max Timing	Gate Counts
Gain_ctrl	31.530 MHz	30.44 ns	8538

VI. 결 론

본 논문에서 제안한 디지털 자동 이득 제어기는 GCA의 제어 값을 구하기 위해 부분 선형 균사방법을 이용함으로써 ROM의 기능을 논리회로로 구현하여 하드웨어의 부담을 줄였다. 또한 이득을 추정하고 제어 값을 결정하는 모든 처리 과정을 디지털 논리회로로 설계하였으며, 이득의 생선을 7회 반복하도록 하여 보다 안정적인 이득 제어 값을 얻도록 하였다. 그리고 최대 동작 주파수가 IEEE 802.11a의 고속 무선 LAN에서 요구하는 20MHz 동작속도보다 빠른 31.53MHz의 동작속도가 보장되기에 고속 무선 LAN의 다른 가능과 함께 하나의 칩으로 구현할 수 있다.

접수일자 : 2001. 8. 7

수정완료 : 2001. 10. 17

이 논문은 1999학년도 동아대학교 학술연구조성비
(신진과제)에 의하여 연구되었음

참 고 문 헌

- [1] 김재석, 조용수, 조중희, 이동통신용 모뎀의 VLSI 설계, 대영사 2001.
- [2] R.V. Nee and R. Prasad, *OFDM Wireless Multimedia Communications*, Artech House, 1999.
- [3] IEEE Std 802.11a High speed Physical Layer in the 5GHz Band, 1999.
- [4] Athanasios Papoulis, *Probability, Random Variables, and Stochastic Process*, McGraw Hill, 1984.



이봉근 (Bonggeun Lee)

準會員

2000년 동아대학교 전자공학과
2000년 현재 동아대학교 전자공학과
석사과정
관심분야 : Digital signal processing,
Image processing,
Wireless communication.



이영호 (Youngho Lee)

準會員

1999년 동서대학교 전자공학과
2001년 동아대학교 전자공학과
(공학석사)
2000년-현재 동아대학교 전자공학과
박사과정

관심분야 : VLSI design, Digital signal processing,
Image processing.



강봉순 (Bongsoon Kang)

正會員

1985년 연세대학교 전자공학과
1987년 미국 Univ. of Pennsylvania
전기공학과(공학석사)
1990년 미국 Drexel Univ.
전기·컴퓨터공학과(공학박사)
1989년 1999년 삼성전자 반도체 수석연구원
1999년-현재 동아대학교 전기·전자·컴퓨터공학부
조교수

관심분야 : VLSI algorithm/architecture design, Image/
Video processing, Wireless communication