

논문 14-11-3

## Ca 치환에 따른 (Sr · Ca)TiO<sub>3</sub>계 세라믹스의 구조적 및 유전특성

### Structural and Dielectric Properties of (Sr · Ca)TiO<sub>3</sub>-based Ceramics with the Substitution of Ca

최운식<sup>\*</sup>, 강재훈<sup>\*</sup>, 서용진<sup>\*</sup>, 김창일<sup>\*\*</sup>, 김충혁<sup>\*\*\*</sup>, 박용필<sup>\*\*\*\*</sup>

(Woon-Shik Choi<sup>\*</sup>, Jae-Hun Kang<sup>\*</sup>, Yong-Jin Seo<sup>\*</sup>, Chang-Il Kim<sup>\*\*</sup>, Chung-Hyeok Kim<sup>\*\*\*</sup>, Yong-Pil Park<sup>\*\*\*\*</sup>)

#### Abstract

In this paper, the structural and dielectric properties of (Sr<sub>1-x</sub>Ca<sub>x</sub>)TiO<sub>3</sub> (0 ≤ x ≤ 0.2) -based grain boundary layer ceramics were investigated by XRD, SEM and HP4194A. The ceramics were fabricated by the conventional mixed oxide method. The sintering temperature and time were 1420~1520°C and 4 hours, respectively. The average grain size and the lattice constant were decreased with increasing content of Ca. The average grain size was increased with increase of sintering temperature. The relative density of all specimens was 96~98%. The 2nd phase formed by the thermal diffusion of CuO from the surface leads to very excellent dielectric properties, that is,  $\epsilon_r > 50000$ ,  $\tan \delta < 0.05$ ,  $\Delta C < \pm 10\%$ . The appropriate Ca content was under 15 mol%.

**Key Words** : structural and dielectric properties, conventional mixed oxide method, lattice constant, thermal diffusion, relative density

#### 1. 서 론

최근 전자·통신기기에서 가전제품에 이르기까지 각종 전기·전자기기가 소형·고성능화 되어가고 있으며, 아울러 전자기기에서는 다기능화가 진행되고 있다. 따라서, 사용되는 전자부품에도 소형화 및 고신뢰성은 물론 전자기기의 다양한 기능을 충족시키기 위한 성능이 동시에 요구되고 있다.

이러한 요구에 부응하는 전자부품의 하나로서 입계절연형 반도체 세라믹 커패시터를 들 수 있으며, 이것은 단위면적당의 정전용량이 크기 때문에 소형·경량화는 물론 유전손실, 온도계수 등의 특성이 우수하여 고기능성 전자부품으로서 각광받고 있다. 이러한, 입계 절연형 반도체 세라믹 커패시터는 1961년 영국의 R. M. Glaister에 의해서 처음 제조되었으며, 제조방법은 BaTiO<sub>3</sub> 세라믹을 산소공핍에 의하여 반도체화한 후 결정입계에 선택적으로 산소를 다시 확산시킴으로서 입계에 절연층을 형성시킨 것이다.[1] 이 후, 일본의 Waku에 의해 상유전 특성을 갖는 SrTiO<sub>3</sub>계 BL 커패시터가 개발되었으며,[2,3] 다양한 첨가물이 혼합된 SrTiO<sub>3</sub> 계에 대한 지속적인 연구 결과, 비유전율이  $\epsilon_r > 100,000$ 까지 향상되었다. 최근에는 전자부품의 다기능성화의 일환으로 고용량성과 바리스타 특성을

\* : 대불대학교 전기공학과  
(영암군 삼호면 산호리 산72-1,  
Fax : 061-469-1264  
E-mail : cws@mail.daebu.ac.kr)

\*\* : 중앙대학교 전기전자공학부

\*\*\* : 광운대학교 전기공학과

\*\*\*\* : 동신대학교 전기전자공학부

2001년 8월 3일 접수, 2001년 8월 28일 1차심사완료

2001년 9월 19일 2차심사완료

갖는 (Sr,Ca)TiO<sub>3</sub>계 BL 커패시터가 개발되어 전기적 특성 향상 및 구조적 특성에 대한 연구가 지속되고 있다.[4-10,15,17]

본 연구는 복합기능성 소자인 고용량성 바리스타를 개발할 목적으로 (Sr<sub>1-x</sub>Ca<sub>x</sub>)TiO<sub>3</sub> 반도체 세라믹스의 표면으로부터 CuO를 1150°C에서 열확산 시킴으로서 입계 절연형 세라믹 커패시터를 제작하였으며, 제작된 시편에 대하여 Sr의 Ca 치환에 따른 구조적 및 유전특성에 대하여 고찰하였다.

## 2. 실험

### 2.1 시편제작




그림 1. 시편의 제작과정.

Fig. 1. Fabrication process of the specimens.

출발원료는 순도 99.9% 이상의 SrCO<sub>3</sub>, CaCO<sub>3</sub>, TiO<sub>2</sub>, Nb<sub>2</sub>O<sub>5</sub>와 액상 소결재료 미량의 SiO<sub>2</sub>를 사용하였다. 각 원료를 조성식에 따라 10<sup>-4</sup>g 까지 칭량한 후 아세톤을 분산매로 하여 알루미늄 유발에서 충분히 혼합·분쇄하였으며, 혼합물은 1150°C에서 2시간 동안 하소하였다. 하소시킨 분말은 2.5wt%의 유기결합제와 혼합한 후, 80메쉬의 체를 통과시켜 조립화하였으며, Ø20mm의 금형을 사용하여

1500kg/cm<sup>2</sup>의 압력으로 성형하였다. 성형한 시료는 반도체 세라믹스를 얻기 위하여 1420~1520°C (N<sub>2</sub> 분위기)에서 4시간동안 소결하였다. 소결한 시편은 평행이 되도록 양면을 균일하게 연마하여, 일부는 반도체 세라믹스의 저항률을 측정하기 위하여 시편의 양면에 In-Ga 합금을 부착하였으며, 일부는 BL(Boundary Layer)구조를 얻기 위하여 금속 산화물(CuO)을 1150°C(1, 2, 3hr)에서 열확산하였다. 열확산시킨 시편의 양면을 연마한 후, 전기적 측정을 위하여 은전극을 650°C에서 20분간 소결 부착하였다. 그림 1에 시편제작 공정을 나타낸다.

### 2.2 측정

소결온도 및 x의 변화에 따른 시편의 미세구조 변화는 주사형전자현미경(SEM)을 이용하여 관찰하였다. 반도체 세라믹스의 평균 결정립 크기는 code법에 의하여 측정하였으며, 소결온도와 조성 변화에 따른 결정구조의 변화 및 고용체 형성과정을 고찰하기 위하여 2θ=20~80°에서 X-ray 회절 분석을 하였다.

열처리 시편의 온도 및 주파수 변화에 따른 정전용량 특성은 HP4194A를 사용하여 1kHz에서 측정되었으며, 측정된 정전용량을 이용하여 각 시편의 비유전율을 계산하였다. 반도체 시편의 비저항 및 열처리 시편의 비저항은 고저항 미터(K6517)를 사용하여 측정되었다.

## 3. 결과 및 고찰

그림 2와 3은 소결온도와 x의 변화에 따른 SEM 사진을 나타낸 것이다. 그림 2에서 1420-1440°C에서 소성시 미성장한 결정립과 거대성장한 결정립들이 혼재하고 있었으며, 소결온도를 증가시킴에 따라 결정립이 고르게 성장하며 치밀해지고 있음을 볼 수 있다. 그림 3에서 x=0.15까지 증가시 평균 결정립의 크기는 감소하나, x=0.20 첨가시 결정립이 급격히 성장하며, 불균일도가 증가하고 있다. 이러한 결정립 분포의 불균일도의 증가는 입계(grain boundary)의 증가를 초래하여 반도체 저항률을 상승시키고, 또한, 최종 열처리 시편에서 동일 조건으로 열처리 할 경우 상대적으로 작은 결정립들이 먼저 열확산 하여 결정립 내에 고저항층을 형성할 것이므로 비유전율의 저하 및 tan δ의

증가 등 전기적 특성에 악영향을 미칠 것으로 예상된다.




그림 2. 소결온도에 따른 SEM 사진(x=0.1).

Fig. 2. SEM micrograph with the sintering temperature(x=0.1).




그림 3. Ca 치환에 따른 SEM 사진(1500°C).

Fig. 3. SEM micrograph with the substitution of Ca(1500°C).

따라서, 우수한 전기적 특성을 갖는 시편을 제작하기 위해서는 구조적으로 균일한 결정립 분포를 가질 필요가 있다.

그림 4는 소결온도와 Ca 치환에 따른 평균 결정립의 크기를 나타낸 것이다. x=0.05 시편은 1460°C 이상 소결시 결정립의 성장은 거의 일어나지 않으며, x=0인 시편과 거의 유사한 크기를 보이고 있다. x=0.1 이상인 시편들은 x=0.05 시편에 비하여 결정립의 크기가 크게 감소하며, 소결온도의 증가와 함께 결정립도 성장하고 있다. 이와 같은 결과는 x를 적절하게 조절함으로써 결정립의 크기를 제어할 수 있음을 알 수 있다.




그림 4. 소결온도와 Ca 치환에 따른 평균 결정립의 크기.

Fig. 4. Average grain size with the sintering temperature and the substitution of Ca.

소결된 시편의 합성 정도와 결정상을 알아보기 위하여 X선 회절 분석을 행하였으며, 그림 5는 x의 변화에 따른 X선 회절 분석 결과이다. 보고에 의하면  $(Sr_{1-x}Ca_x)TiO_3$  ( $0 \leq x \leq 1.0$ )의 결정구조는 x의 증가에 따라 cubic에서 orthorhombic으로 서서히 변화해 간다고 하였으나[11,12] 본 연구에 사용된  $(Sr_{1-x}Ca_x)TiO_3$  ( $0 \leq x \leq 2.0$ )는 X-ray 분석결과, 단순 cubic 구조를 형성하고 있음을 확인할 수 있었으며, x가 증가함에 따라 새로운 피크(peak)가 나타나지 않는 것으로 보아 치환시킨 Ca는 Sr과 고용체를 형성하고 있는 것으로 생각된다.

또한, x가 증가함에 따라 주 피크들이 우측으로 이동하고 있음을 볼 수 있는데, 이것은 Sr(1.21Å)보다 이온반경이 작은 Ca(1.03Å)의 치환량이 증가할수록 격자가 수축하며 단위셀(unit cell)의 체적이 감소[11,13]하고 있기 때문이다.




그림 5. Ca 치환에 따른 X선 회절 모양.  
 Fig. 5. X-ray diffraction patterns with the substitution of Ca.

그림 6은 x와 소결온도에 따른 격자정수의 변화를 나타낸 것이다. x가 증가함에 따라 격자정수가 서서히 감소하고 있음을 볼 수 있는데, 이것은 x가 증가함에 따라 단위 셀(cell)의 체적이 감소할 것이라는 그림 5의 분석결과와 잘 일치하고 있으며, 또한, x가 증가함에 따라 격자정수와 격자 부피가 직선적으로 감소한다는 기존의 연구보고들과도 잘 일치하고 있다.[11,13,16]




그림 6. 소결온도와 Ca 치환에 따른 격자정수.  
 Fig. 6. Lattice constants with the sintering temperature and the substitution of Ca.

본 연구에 사용된 시편의 소결밀도(bulk density)는 조성 변화에 관계없이 X-ray 분석에 의한 이론밀도의 96~98%범위에 속하는 아주 양호한 값을 나타내고 있으며, 그 결과를 그림 7에 나타낸다. 그림 7에서 x=0.15까지는 밀도가 완만히 감소하고 있으나, x=0.20 첨가시 밀도가 증가하고

있는데 이것은 x의 변화에 따른 SEM 사진의 결과와 잘 일치하고 있다. 즉, x가 증가함에 따라서 결정립이 감소하여 기공이 증가하여 밀도의 감소를 나타내고, x=0.20 첨가시 결정립이 크게 성장하며, 기공을 감소시킴으로서 밀도가 증가하는 것이라 생각된다.




그림 7. 소결온도와 Ca 치환량 따른 상대밀도.  
 Fig. 7. Relative density with the sintering temperature and the substitution of Ca.

입계 절연형 세라믹 커패시터의 유전특성에 가장 큰 영향을 미치는 요소인 반도체 시편의 비저항은  $10^1 \sim 10^2 [\Omega \text{cm}]$  정도의 비교적 양호한 값을 얻었다. 일반적으로 (Sr,Ca)/TiO<sub>3</sub>계 세라믹을 반도체화제와 함께 환원분위기(H<sub>2</sub>/N<sub>2</sub>) 중에서 소결할 경우  $10^0 \sim 10^1 [\Omega \text{cm}]$  정도의 반도체 세라믹을 얻는 것으로 알려져 있으나,[14] 본 연구에서는 N<sub>2</sub>만의 분위기로 소결한 결과 H<sub>2</sub>/N<sub>2</sub> 분위기보다 환원성이 약하다는 것을 확인할 수 있었다. 입계층 세라믹에서는 반도체 시편의 저항률이 작을수록 유효 유전층으로 작용하는 입계층의 두께가 얇아지므로 같은 조건에서 고용량의 커패시터용 재료를 얻을 수 있으며, 반도체 세라믹의 저저항률은 최종 입계절연형 세라믹 커패시터의 전기적 특성에 큰 영향을 미치게 된다는 것을 고려할 때 우수한 반도체 세라믹을 얻기 위한 환원 분위기 조성이 중요하다는 것을 알 수 있다.

그림 8에 소결 온도와 Ca 치환에 따른 반도체 시편의 저항률을 나타낸다. 반도체 시편의 저항률은 소결온도가 증가함에 따라 1480°C까지는 급격히 감소하며, 1480°C~1500°C에서 안정된 후, 1520°C에서 소결시 급상승하고 있다. 즉, 본 연구에서 최적의 비저항을 얻기 위한 소결온도는 1480°C~1500°C였다.




그림 8. 소결온도와 Ca치환에 따른 반도체 저항률.  
 Fig. 8. Resistivity of semiconductor with the sintering temperature and the substitution of Ca.




그림 9. 소결온도와 Ca 치환에 따른 유전특성.  
 Fig. 9. Dielectric properties with sintering temperature and the substitution of Ca.

그림 9는 1150°C에서 2시간 동안 표면으로부터 CuO를 열확산 시킨 시편의 소결온도와 Ca 치환에 따른 유전특성의 결과이다. 소결온도가 증가함에 따라 x=0.05는 거의 변화가 없으나 x=0.1이상인 경우 유전율이 점차 증가하고 있다. 이는 SEM 사진 으로부터 알 수 있듯이 소결온도가 증가함에 따라 평균 결정립 크기가 증가하고, 상대적으로 유전층의 두께가 감소하여 유전율이 상승하는 것으로 생각된다. 즉, 동일 조건의 시편에 있어서 평균 결정립이 클수록 유전율이 상승함을 알 수 있다. 또한, x=0.15까지 증가시 유전율은 점차 감소하며, x=0.2로 치환시 유전율이 증가한다. 이것은 각 소결온도에 있어서 Ca첨가량에 따라 x=0.15까지는 결정립이 감소하다 x=0.2로 치환시 결정립이 다소 증가

하는 것과 관련이 있다. 동일 소결온도에서 x=0.2인 시편의 경우, 유전율은 크지만 손실이 다른 시편들에 비하여 크게된다. 이것은 산화하기 쉬운 Ca의 치환량의 증가로 2차 열처리시 입내로의 산화층의 증대를 초래하며, SEM 사진으로부터 알 수 있듯이 작은 결정립들의 입내로의 산화속도가 빠를 것이므로 결과적으로 입내의 비저항을 증대시켜 손실이 증대하는 것으로 생각된다. 이러한 결과로부터 본 연구에서 목표로 했던 유전율( $\epsilon_r$ ) 50000 이상, 유전정점( $\tan \delta$ ) 5% 이내의 안정한 유전특성을 얻기 위한 조성의 범위는 x=0.05~0.15, 소결온도는 1460°C 이상일 것으로 생각된다.

그림 10은 x의 변화량에 따라 1500°C에서 소결한 시편을 열처리 시간에 따른 유전 특성의 변화를 나타낸 것이다. 그림으로부터 x=0.15, 0.20 시편은 열처리 시간이 2시간을 넘는 경우, 유전율이 감소하고 있음을 알 수 있다. 열처리 시간이 길어짐에 따라 유전율이 감소하는 현상은 산화되기 쉬운 Ca의 고용의 영향으로 재산화가 쉽게 진행되므로 동일 조건에서 생각하면 x와 열처리 시간이 증가할수록 결정립 내의 산화층의 두께가 증가할 것이므로 유전율은 감소하게된다. 즉, 입계로의 금속산화물의 확산이 끝나는 시간은 2시간이며, 그 이상 열처리시 입내로의 산화가 시작되므로 유전율이 감소하고 손실은 증대하게 된다.




그림 10. 열처리시간과 Ca 치환에 따른 유전 특성.  
 Fig. 10. Dielectric properties with the thermal diffusion time and the substitution of Ca.

x=0.05, 0.10인 시편에서 열처리 시간이 길어짐에 따라 유전율이 상승하고 있는 것은 그림 4와 SEM 사진으로부터 알 수 있듯이 Ca 고용량이 작을수록 평균 결정립이 크고 비교적 고른 분포를

하고 있으며, 결정립의 크기가 클수록 금속 산화물의 확산 속도가 느려지게 되므로 아직 금속산화물의 확산이 완전히 끝나지 않은 결과라 생각할 수 있다.

#### 4. 결론

(Sr,Ca)TiO<sub>3</sub>계 BL 커패시터의 미세구조와 열처리 시간에 따른 유전특성의 변화를 고찰한 결과 다음과 같은 결론을 얻었다.

평균 결정립은 소결 온도에 따라 증가하였으며, Ca의 치환량에 대해서는 감소하였다. X-ray 분석 결과, 모든 시편은 단순 cubic 구조를 나타내었으며, Ca의 치환량에 따라 주 피크가 우측으로 이동 즉, 단위 셀의 체적이 감소함을 확인하였으며, 격자정수의 감소와 잘 일치하였다. 반도체 시편의 비저항은 1480~1500°C에서 소결시  $\rho_{semi} < 5[\Omega \text{cm}]$  을 나타내었으며, 이것은 고유전율, 저손실 커패시터를 얻는데 적절한 값이었다. Ca 치환량이 0.05~0.15인 시편에서  $\epsilon_r > 50,000$ ,  $\tan \delta < 0.05$ ,  $\Delta C < \pm 10\%$ 의 양호한 유전 특성을 얻을 수 있었다.

#### 참고 문헌

- [1] G. V. Planer, and R. M. Glaister, British Pat., 861, p.346, 1961.
- [2] S. Waku, "Studies on the Boundary Layer Ceramic Capacitor", Rev. Elect. Comm. Lab., 15(9-10), pp. 689-716, 1967.
- [3] S. Waku, M. Uchidata, and K. Kiuchi, "Study on the (Ba,Sr)TiO<sub>3</sub> Boundary Layer Ceramic Dielectrics", Rev. Elect. Comm. Lab., 18(9-10), pp.681-693, 1970.
- [4] 山岡信立 外, "複合機能素子 MFCとその應用", 電子材料, 11, pp.111-115, 1982.
- [5] Takahiro Takada et al, "The Effects of Additives for a (Sr,Ca)(Ti,Nb)O<sub>3</sub> Boundary Layer Capacitive-Varistor on the Microstructure and Electronic Properties", J. Am. Ceram. Soc. 103[3], pp.251-256, 1995.
- [6] F. Poignant et al, "A TEM study of grain boundaries in internal boundary layer capacitors based on donor-doped (Sr,Ca)TiO<sub>3</sub> ceramics", Journal of materials science Materials Electronics. 8, pp.139-146, 1997.
- [7] Qing Zou et al, "Microstructure and Grain Boundary Structure of Na<sup>+</sup>-Diffused (Sr,Ca)TiO<sub>3</sub> Capacitor-Varistor Ceramics", J. Am. Ceram. Soc. 78[1], pp.58-64, 1995.
- [8] P. E. C. Franken et al, "Microstructure of SrTiO<sub>3</sub> Boundary-Layer Capacitor Material", J. Am. Ceram. Soc. 64[12], pp.687-690, 1981.
- [9] Shinjiro Tashiro et al, "Effect of Firing Atmosphere on Densification of Semiconducting (Ba,Sr)TiO<sub>3</sub> Ceramics and Their Dielectric Properties and Varistor Characteristics", Jpn. J. Appl. Phys. 35[9B], pp.5074-5079, 1996.
- [10] Tabata H. et al, "Dielectric properties of strained (Sr,Ca)TiO<sub>3</sub>/(Ba,Sr)TiO<sub>3</sub> artificial lattices", Applied Physics Letters. 70[3], pp.321-322, 1996.
- [11] M. Ceh, D. Kolar and L. Golic, "The phase Diagram of CaTiO<sub>3</sub>-SrTiO<sub>3</sub>", J. Solid State Chem., 68, p.68, 1987.
- [12] T. Hirata, K. Ishioke and M. Kitajima, "Vibrational Spectroscopy and X-ray Diffraction of Perovskite Compounds Sr<sub>1-x</sub>M<sub>x</sub>TiO<sub>3</sub> (M=Ca,Mg ;0≤x≤1)", J. Solid State Chem., 124, pp.353-359, 1996.
- [13] M. Mcquarrie, "Structural Behavior in the system (Ba,Ca,Sr)TiO<sub>3</sub> and Its Relation to Certain Dielectric Characteristics", J. Am. Ceram. Soc., 38, p.444, 1955.
- [14] J. M. Herbert, "Ceramic Dielectrics and Capacitors", Gordon and Breach Science Publishers, pp.202~209, 1985.
- [15] 최운식, 김충혁, 이준웅, "(Sr<sub>1-x</sub>·Ca<sub>x</sub>)TiO<sub>3</sub> 입계층 세라믹의 유전 및 전기전도특성에 관한 연구", 전기전자재료학회지, 8권 5호, pp.611-618, 1995.
- [16] 최운식, 김충혁, 이준웅, "(Sr,Ca)TiO<sub>3</sub>계 입계층 세라믹의 Ca 변화량에 따른 미세구조 및 유전특성", 전기전자재료학회지, 7권 6호, pp.534-542, 1994.
- [17] 김진사, 김성열, 유영각, 최운식, 이준웅, "(Sr<sub>0.85</sub>Ca<sub>0.15</sub>)TiO<sub>3</sub> 입계층 세라믹의 열자극 전류특성에 관한 연구", 전기전자재료학회지, 9권 4호, pp.396-403, 1996.