

저온공정 n -InGaAs Schottky 접합의 구조적 특성

Structural Analysis of Low Temperature Processed Schottky Contacts to n -InGaAs

이 흥주
(Hoong-Joo Lee)

Abstract

The barrier height is found to increase from 0.25 to 0.60eV for Schottky contacts on n -InGaAs using deposition of Ag on a substrate cooled to 77K(LT). Surface analysis leads to an interface model for the LT diode in which there are oxide compounds of In:O and As:O between the metal and semiconductor, leading to behavior as a metal-insulator-semiconductor diode. The metal film deposited at LT has a finer and more uniform structure, as revealed by scanning electron microscopy and *in situ* metal layer resistance measurement. This increased uniformity is an additional reason for the barrier height improvement. In contrast, the diodes formed at room temperature exhibit poorer performance due to an unpassivated surface and non-uniform metal coverage on a microscopic level.

Key Words : Schottky barrier, Low temperature process, InGaAs,
Metal-insulator-semiconductor Metal-semiconductor interface

1. 서 론

III-V 화합물 반도체인 $In_{0.53}Ga_{0.47}As$ 는 InP와 격자 구조가 일치하며 높은 전자 이동도 및 포화속도 특성을 지닌다. 이러한 이유로, n - $In_{0.53}Ga_{0.47}As$ 는 초고 속 및 $1.3\mu m$ 광전소자 그리고 이의 응용회로에 매우 유망하다. 그러나 상온에서 형성된 일반적인 n -InGaAs 다이오드의 경우 쇼트키(Schottky) 장벽 전위가 매우 낮아 전계효과 트랜지스터(FET)를 포함한 Schottky 응용소자 실현이 매우 어렵다. 그러나, 반도체 기판이 액화질소 온도로 낮추어진 저온

(LT=77K)에서 반도체 표면에 Ag를 사용하여 금속 증착을 함으로써 매우 간단하게 n -InGaAs 다이오드의 쇼트키 장벽을 0.2eV에서 0.6eV로 증가시키고 역 누설전류(reverse leakage current)를 크게 감소시킬 수 있었다[1-2]. 현재까지, 유효 일함수(effective work function), 계면에서의 결합, 금속과 반도체 사이에서의 반응도, 그리고 비균일 쇼트키 장벽에 기초한 다수의 금속-반도체 계면에 대한 모델등이 제안되었다[3-4]. 그러나 InGaAs LT 다이오드의 쇼트키 장벽 형성에 관한 근본과정은 지금까지 잘 판명되지 않고 있다. 매우 높은 장벽 전위값을 보여주는 Pd/InP LT 다이오드의 경우에는 금속과 반도체 계면에 합금층 대신 P:O의 얇은 비정질층이 발견되었다[5]. 따라서 LT 다이오드의 경우, 위에서 언급한 여러 가지의 모델들이 결합된 형태의 모델로써 설명이 가능할 것이다. 왜냐하면 저온에서의 금속증착 공정은 매우 낮은 트랩(trap) 밀도와, 균일한 금속막

상명대학교 컴퓨터정보통신공학부
(충남 천안시 안서동 산 98-20)
Fax : 041-550-5356
E-mail : hjlee@smuc.ac.kr)
2001년 2월 19일 접수, 2001년 3월 22일 1차심사완료
2001년 5월 14일 2차심사완료

적층, 그리고 Ag의 비반응성과 같은 특징을 보여주기 때문이다[1-2].

본 논문에서는 Ag/InGaAs LT 쇽키 다이오드 계면의 화학적 그리고 구조적 특성에 대한 미시적 분석에 관하여 기술하고자 한다. Photoluminescence (PL), Raman spectroscopy, X-ray photoemission spectroscopy (XPS), scanning electron microscopy (SEM), 그리고 *in situ* 금속막 저항값 측정을 통하여 Ag/InGaAs LT 다이오드의 금속-반도체 계면의 구조적 특성을 설명한다.

2. 실험

본 연구에서 사용된 샘플의 구조는 n^+ -InP 기판위에 MOVPE에 의하여 $1.0\ \mu\text{m}$ 두께의 n -InGaAs에 피층이 성장되었으며 애피층은 $1 \times 10^{17}\ \text{cm}^{-3}$ 또는 $5 \times 10^{15}\ \text{cm}^{-3}$ 의 서로 다른 도핑 농도를 가진다. 샘플은 trichloroethylene, acetone, methanol 그리고 de-ionized water를 사용하여 세정한다. 샘플 표면을 $\text{H}_2\text{SO}_4:\text{H}_2\text{O}_2:\text{H}_2\text{O}$ 혼합용액을 사용하여 약 1분간 습식 치작한다. 샘플을 de-ionized water를 사용하여 다시 세정한 후 신속히 증착기(evaporator)내에 넣어 고진공 상태($1 \times 10^{-7}\text{ torr}$)를 유지한다. 150Å 두께의 반투명 Ag 쇽키 박막을 $1\sim2\ \text{\AA/sec}$ 의 증착속도로 n -InGaAs 표면상에 증착한다. 이때 n^+ -InP 기판의 온도는 77K 또는 300K로 고정시킨다. Ag/InGaAs의 저온광정에 의한 증가된 정위장벽 값은 전류-전압-온도 실험 및 커패시턴스-전압-온도 실험을 통하여 0.6eV로 측정되었다[1-2].

3. 결과 및 고찰

InGaAs LT 다이오드의 장벽전위 증가는 전기적 측정뿐만 아니라 Raman spectroscopy에 의한 광학적 측정으로도 관찰될 수 있다. Raman spectroscopy에 의해 고농도로 도핑된 InSb, InAs, GaAs 그리고 InP등의 대부분의 III-V 화합물 반도체에서 표면 공핍층(depletion layer)이 관찰된다. 그림 1에 기판의 성장방향이 (100)이고 $1 \times 10^{17}\ \text{cm}^{-3}$ 의 도핑농도를 갖는 순수한 InGaAs 웨이퍼, RT 샘플, LT 샘플에 대한 Raman 스펙트럼을 나타내었다. 200cm^{-1} 보다 작은 주파수 영역의 스펙트럼에서는 alloy disorder에 의한 acoustic mode가 관찰되었다.




그림 1. 순수 InGaAs 웨이퍼, RT, LT 샘플에 대한 Raman 스펙트럼.

Fig. 1. Raman spectra for a bare InGaAs wafer, an RT and an LT sample.

이상적인 zinc-blende crystal의 선택법칙에 의해 <100> back-scattering에서는 LO mode만이 허용된다[6]. 따라서 $220\text{-}270\text{cm}^{-1}$ 영역에서 관찰되는 두개의 스펙트럼 피크들이 InGaAs와 관련된 것이다. 이 중 하나는 GaAs 유사 LO 피크 ($240\text{-}265\text{cm}^{-1}$)이고 다른 하나는 InAs 유사 LO 피크 ($220\text{-}235\text{cm}^{-1}$)로 판단된다[7]. 그리고 캐리어 공핍층으로부터 관찰되는 LO 피크의 강도는 공핍층의 두께에 의존하는 것으로 알려져 있다[8]. 그림 1에서 LT 샘플의 Raman 피크의 강도가 RT 샘플보다 크므로 이는 LT 샘플이 RT 샘플보다 두꺼운 표면 공핍영역을 가지고 있으며 장벽전위와 관련된 밴드 벤딩(band bending) 또한 RT 샘플에 비해 크다는 것을 의미한다.

그림 2는 순수한 InGaAs 웨이퍼, RT 샘플, LT




그림 2. 순수 InGaAs 웨이퍼, RT, LT 샘플에 대한 photoluminescence 스펙트럼.

Fig. 2. Photoluminescence spectra for a bare InGaAs wafer, an RT and an LT sample.

샘플에 대한 PL(Photoluminescence) 측정 결과이다. PL 측정은 온도 10K에서 수행되었다. 각각의 샘플에서 bound/free 엑시톤 천이(excitonic transition)를 나타내는 주 피크가 약 0.8eV에서 관찰되었다. 파형의 모양이나 FWHM(full width half maximum)은 큰 차이를 보이지 않고 있으나, RT 와 LT 샘플의 PL 피크의 강도는 순수한 웨이퍼에 비해 매우 약하다. 이는 RT 와 LT 공정에 의한 금속막 증착이 In GaAs 층을 손상시킴을 의미한다[9-10]. 그러나 PL 피크 강도의 비교를 통하여 LT 샘플이 RT 샘플에 비해 표면 손상을 적게 일으킴을 알 수 있다. 또한 RT 샘플의 약 5meV의 피크 위치 이동은 금속막 증착시 발생하는 표면교란(surface perturbation) 또는 shallow level 결합에 의한 것으로 생각된다.

약 150Å RT와 LT 박막의 표면 구조를 SEM을 통하여 관찰한 결과를 그림 3에 나타내었다. RT 박막의 경우 섬(island) 형태로 금속막이 증착되어진 것으로 나타났으며, 반면에 LT 박막의 경우 RT에 비해 미세하면서도 균일한 구조를 보이고 있다. 이것은 기판위에 막의 초기 핵형성(nucleation) 과정이 서로 다르다는 것을 의미한다.




그림 3. SEM으로 관찰한 RT 및 LT 샘플의 금속막 표면 구조.

Fig. 3. Surface structure of the RT and LT films examined by SEM.

RT와 LT에서 증착된 금속막의 *in situ* 저항값 측정을 통해 막의 특성을 조사해 보았다. 그림 4에서




그림 4. RT 및 LT 금속막에 대한 *in situ* 저항값 측정.

Fig. 4. *In situ* metal layer study for the RT and LT films.

와 같이, RT 또는 LT 증착 도중에, Ag 막의 증착 두께에 따른 막의 저항값을 *in situ* 모니터링한 결과, 막의 두께가 증가함에 따라 저항값이 감소됨을 알 수 있다. 그러나, 저항값의 변화율이 RT와 LT의 경우 다르게 나타났다. 즉, LT에서는 막의 두께가 증가함에 따라 저항값이 서서히 감소하는데 반해, RT의 경우, 약 200Å 두께부터 저항값이 급격히 감소하였다. 이는 LT의 경우 금속막 증착이 초기부터 매우 균일하게 진행됨을 의미하며, RT의 경우에는 기판위에 섬 형태로 금속막이 성장되는 것으로 판단되어, SEM으로 살펴본 막의 구조와 일치한다.

그림 5에는 RT와 LT 샘플에 대한 XPS 측정 결과를 나타내었다. As-3d 스펙트럼의 경우, 약 40.5eV의 결합에너지를 가진 As 화합물은 InGaAs bulk의 As와 관련된 것이며, RT 샘플은 전체 계면 영역에서 LT 보다 As 피크의 세기가 강하게 나타났다. RT 샘플에서 더 많은 As가 발견되는 이유는 III-V 화합물반도체에서 일반적으로 발생하는 V족 원소의 외부확산(outdiffusion)에 기인한 것으로 보인다. 이러한 외부확산 현상은 LT 샘플에서는 감소하였다. In-3d 스펙트럼의 경우, 444.6eV 피크는 In_2O_3 로 판명되었는데, LT 샘플 표면에서 In 외부확산이 일어난 원인은 분명치 않다. Ga-3p 스펙트럼 역시 측정되었으나, 스펙트럼의 세기가 매우 약하여 화학




그림 5. RT 및 LT 샘플의 깊이에 따른 As-3d, In-3d, O-1s의 XPS 스펙트럼.

Fig. 5. XPS depth profiles for the RT and LT samples showing As-3d, In-3d and O-1s spectra.

적 해석에 큰 도움이 되지 못하였다. InGaAs의 습식식각후 일반적으로 관찰되는 Ga 공핍이 그 원인인 듯 하다[11]. XPS 해석에서 원소 Ag는 InGaAs에 대해 어떠한 형태의 화합물을 만들지 못하는 것으로 나타났는데, 이 결과는 Ag가 반응성이 매우 낮은 금속(nonreactive metal)이기 때문이며, 또한 Ag/GaAs 쇼트키 다이오드의 계면이 계단형 접합(step junction)을 보인다는 사실과도 일치한다[12]. LT 샘플의 경우 산화물이 전체 계면영역에 분포하는 것으로 측정되었다. RT보다 강한 O-스펙트럼을 보이는

이유는 LT 공정 도중에 발생하는 gettering 현상 때문인 것으로 추측된다. 샘플 표면에서의 O-1s 스펙트럼으로부터, RT 샘플에는 각각 결합에너지 531.5eV와 530.3eV를 갖는 As_2O_3 와 In_2O_3 두 가지의 산화물이 존재하는 것으로 나타났고, 반면에 LT 샘플의 경우에는 In_2O_3 와 C-O 화합물이 관찰되었다. 샘플 계면에서는 RT의 경우 O-스펙트럼이 전혀 관찰되지 않았으며, 반면에 LT의 경우에 계면쪽으로 여전히 다양한 O가 검출되었다. 그러나 산화물의 형태는 In_2O_3 에서 As_2O_3 로 변화하고 있는 것으로 나타났다.

비록 습식 식각된 InGaAs 표면의 화학량(stoichiometry)을 정확히 해석하기란 매우 난해하지만, Ag/InGaAs LT 샘플의 계면영역에서 산소 또는 산화물이 쇼트키 장벽전위를 높여주는데 중요한 역할을 하고 있음을 알 수 있다. 사실상, 모든 LT 다이오드의 이상계수(ideality factor)가 RT 다이오드의 값보다 크게 측정되었던 이유도, 금속과 반도체 접합사이에 어떠한 계면층(interfacial layer)이 존재하는 것에 기인한다[13].

4. 결 론

In situ Ag 금속막 저항 측정과 SEM 측정으로부터 LT 샘플의 경우 매우 미세하고 균일하게 금속막이 Infants 표면에 증착되는 것이 관찰되었다. Raman spectroscopy 측정에서는 RT와 LT 샘플 사이에 큰 차이점이 나타나지 않았으나, LT 샘플의 경우 LO phonon 피크의 세기가 증가하는 것으로 보아 표면의 공핍층이 넓고 따라서 큰 밴드밴딩을 일으키는 것으로 판단된다. Photoluminescence spectroscopy 측정의 경우 LT 공정이 RT에 비해 더 큰 PL 피크를 보여주고 있으나, RT와 LT 샘플 모두 순수한 웨이퍼 보다 PL 피크가 약하게 측정되었다. 이는 LT 공정이 RT 공정에 비해 웨이퍼 표면 손상을 줄인다는 것을 의미한다. RT와 LT 샘플에 대한 X-ray photoemission spectroscopy로부터, RT 샘플의 표면과 계면에서 많은 양의 As가 측정되었다. 반면에 LT 샘플은 전 영역에서 강한 O-피크를 보였으며, 산화물은 As_2O_3 와 In_2O_3 로 해석되었다. 이러한 계면 산화물이 LT 다이오드의 장벽전위를 높이는 역할을 하는 것으로 판단된다. 또한 LT 공정은, 금속증착시 InGaAs 표면에서의 As 외부화산에 의한 손상을 억제하며, 매우 균일한 금속증착을 일

으킴으로써 다이오드의 장벽전위를 높이는데 도움을 주게된다. 대조적으로 상온에서 만들어진 RT 다이오드는 비안정화된 표면과, 불균일한 금속증착에 의해 다이오드 특성이 좋지 못하다. 금속막을 InGaAs 표면에 증착하기 이전에 상온에서 산화막을 성장하거나 증착하는 방법에 의해 장벽전위를 높일 수는 방법이 제시되고 있으나 LT 공정에 의한 다이오드에 비해 그 특성이 매우 열등하다.

참고 문헌

- [1] H. J. Lee, W. A. Anderson, H. Hardtdegen and H. Lüth, "Barrier Height Enhancement of Schottky Diodes on n-InGaAs by Cryogenic Processing," *Appl.Phys. Lett.*, Vol. 63, pp. 1939-1941, 1993.
- [2] H. J. Lee, J. W. Palmer and W. A. Anderson, "Temperature Dependence of the Electrical Characteristics of Ag/In_{0.53}Ga_{0.47}As Diodes Formed at Low Temperature," *Solid-St. Electron.*, Vol. 37, pp. 1683-1686, 1994.
- [3] W. E. Spicer, Z. Lilienthal-Weber, E. Weber, N. Newman, T. Kendelevicz, R. Cao, C. McCants, P. Mathowald, K. Myano and I. Lindau, *J. Vac. Sci. Technol. B6*, 1245(1988).
- [4] R. T. Tung, "Schottky Barrier Height-Do We Really Understand What We Measure?", *J. Vac. Sci. Technol.*, Vol. B11, pp. 1546-1552, 1991.
- [5] Z. Q. Shi, W. A. Anderson, L. P. Fu and A. Petrou, "Metal/n-InP Interfaces Studied by Photoreflectance And Raman Spectroscopies," *Solid-St. Electron.*, Vol. 36, pp. 147-151, 1993.
- [6] S. Emura, S. Gonda, Y. Matsui and H. Hayashi, "Internal-stress Effects on Raman Spectra of In_xGa_{1-x}As on InP," *Phys. Rev. B.*, Vol. 38, pp. 3280-3286, 1988.
- [7] S. J. Yu, H. Asahi, S. Emura, S. Gonda and K. Nakashima, "Raman Scattering Study of Thermal Interdiffusion in InGaAs/InP Superlattice Structures," *J. Appl. Phys.*, Vol.

- 70, pp. 204–208, 1991.
- [8] A. Pinczuk, A. A. Ballman, R. E. Nahory, M. A. Pollack and J. M. Worlock, "Raman Scattering Studies of Surface Space Charge Layers And Schottky Barrier Formation In InP," *J. Vac. Sci. Technol.*, Vol. 16, 1168–1170, 1979.
- [9] T.K. Paul and D.N. Bose, "Improved Surface Properties of InP through Chemical Treatments," *J. Appl. Phys.*, Vol. 70, pp. 7387–7391, 1991.
- [10] Y. Wada and K. Wada, "GaAs Surface Passivation by Dposition of An Ultrathin InP-related Layer," *Appl. Phys. Lett.*, Vol. 63, pp. 379–381, 1993.
- [11] J. P. Landesman, P. Friedel and M. Taillepied, "XPS Study of The Chemcal Cleaning of Epitaxial $\text{Ga}_{0.47}\text{In}_{0.53}\text{As}(100)$ Surfaces," *Europhys. Lett.*, Vol. 3, pp. 1143–1149, 1987.
- [12] R. van del Walle, R. L. Van Meirhaeghe, W. H. Laflèvre and F. Cardon, "On The Relationship Between Interfacial Defects And Schottky Barrier Height in Ag, Au, And Al/n-GaAs Contacts," *J. Appl. Phys.*, Vol. 74, pp. 1885–1889, 1993.
- [13] Z. Q. Shi, R. L. Wallace and W. A. Anderson, "High-barrier Height Schottky Diodes on n-InP by Deposition on Cooled Substrates," *Appl. Phys. Lett.*, Vol. 59, pp. 446–448, 1991.