

PLD법에 의한 14/50/50 PLZT박막의 제작과 특성 평가

Fabrication and Estimation of 14/50/50 PLZT Thin Flims by PLD

박정흠^{*}, 강종윤^{**}, 장낙원^{***}, 박용욱^{****}, 최형욱^{*****}, 마석범^{*****}

(Jeong-Heum Park^{*}, Chong-Yun Kang^{**}, Nak-Won Jang^{***}, Yong-Wook Park^{****}, Hyung-Wook Choi^{*****}, Suk-Bum Mah^{*****})

Abstract

The needs of new materials that substitute Si Oxide capacitor layer in high density DRAM increase. So in this paper, we choose the slim region 14/50/50 PLZT composition and fabricated thin flims by PLD and estimated the characteristics for DRAM application. 14/50/50 PLZT thin flims have crystallized into perovskite structure in the 600 °C deposition temperature and 200 mTorr Oxygen pressure. In this condition, PLZT thin flims had 985 dielectric constant, storage charge density 8.17 $\mu\text{C}/\text{cm}^2$ and charging time 0.20ns. Leakage Current density was less than $10^{-10} \text{ A}/\text{cm}^2$ until 5V bias voltage

Key Words : PLZT, PLD, Charge storage density, Charging time, Thin flims Capacitor

1. 서 론

Giga급 DRAM의 구현을 위한 공정상의 최대 난제는 캐페시터면적 감소에 따른 충전용량 확보라고 할 수 있다. 이를 해결하기 위해 기존의 캐페시터층으로 사용되어 왔던 SiO_2/SiN 을 대체할 수 있는 고유전율을 가지는 새로운 물질의 개발이 요구되고 있다. 이에 따라 $\text{Pb}(\text{Zr},\text{Ti})\text{O}_3$, $(\text{Pb},\text{La})(\text{Zr},\text{Ti})\text{O}_3$, $(\text{Pb},\text{La})\text{TiO}_3$, $\text{Ba}(\text{Sr},\text{Ti})\text{O}_3$ 등과 같은 강

유전체 물질들이 연구되고 있다. 그러나 강유전체 박막을 고집적 DRAM의 캐페시터층으로 사용할 때에는 인가되는 펄스에 의한 피로특성, 경시변화 등이 발생하는 등 많은 단점이 존재한다[1,2,3]. 이러한 단점을 극복하기 위하여 조성적인 제어를 통해 유전율은 약간 감소하더라도 상유전성을 가지도록 하는 것이 용용에 적당하다. 이러한 관점에서 PLZT는 Zr/Ti 몰비와 La치환량에 따라 다양한 결정구조를 가지며, 특히 Zr/Ti 몰비가 50/50인 PLZT는 La치환량에 따라 상온에서 강유전상에서 상유전상으로 변이하는 특성을 가진다. 이중에서도 특히 14/50/50 조성을 가지는 PLZT는 상온에서 슬립 강유전상을 가져, 고유전율과 적은 누설전류 밀도특성을 나타내어 DRAM용 전하저장 캐페시터로의 응용에 적합하다[4,5]. 본 논문에서는 높은 재현성과 뛰어난 화학양론을 가지고, 다결정 박막을 epitaxy하게 성장시킬 수 있는 장점을 가지고 있는 PLD(Pulsed Laser Deposition)법[6]을 사용하여, 14/50/50 PLZT박막을 제작하여 그의 구조적, 전기

* : 김포대학 전자정보계열

(경기도 김포시 월곶면 포내리 산 14-1

Fax : 031-989-4387

E-mail : jhpark@kimpo.ac.kr)

** : 한국과학기술연구원 박막연구센터

*** : 삼성전자 반도체연구소

**** : 남서울대학교 전자정보통신학부

***** : 경원대학교 전기전자공학부

***** : 용인송달대학 전기설비과

2001년 2월 28일 접수, 2001년 3월 16일 1차심사완료


2001년 4월 9일 2차심사완료

적 특성을 평가하여 DRAM 캐패시터층으로의 응용 가능성을 평가하고자 한다.

2. 본론

2.1 실험 방법

실험을 위한 타겟은 일반적인 산화물 혼합법을 사용하여 아래의 조성식으로 제작하였다.



여기서, $x=0.14$ 로 La의 mol%이며, PLZT 세라믹스의 결정구조인 ABO_3 형태의 페로브스카이트(perovskite)구조에서 A위치인 Pb자리에 La가 치환됨에 의해 B위치에 $x/4$ 의 공격자점이 생기므로 이를 B위치에서 보상하였다.

준비된 타겟은 polishing을 통하여 표면 상태를 고르게 한 후 타겟 홀더에 장착한다. 사용된 기판은 Pt(2000 Å)/Ti(500 Å)/SiO₂(6000 Å)/Si(p-type)이고 아세톤과 이소프로필알콜로 세척한 후 건조시키, 기판홀더에 부착한 다음 증착 챔버 내의 발열부에 부착시킨다. 이후 챔버를 10⁻⁵ mTorr 까지 진공상태를 만든 다음 기판을 증착될 온도로 가열한다. 박막의 결정성 및 표면 morphology는 성막시의 기판온도와 분위기 산소압에 크게 영향을 받으므로, 기판온도를 550~650 °C의 범위에서 변화시키고 성막온도에 달하면 증착분위기를 만들기 위해 MFC 벨브를 통하여 200 mTorr의 O₂를 공급한다. 이후, 레이저 빔이 정확히 타겟의 표면에 입사되도록 광학장치를 조절하여 광경로를 맞추고 레이저를 조사한다. 타겟표면이 국부적으로 융해되는 것을 막기 위해 타겟 홀더를 회전시키면서 성막을 진행시킨다. 성막이 끝난 후 1atm의 O₂ 분위기에서 성막온도를 그대로 유지한 채로 30분간 후열처리를 행한다. 실험에서 사용한 성막조건을 표 1에 나타내었다.

전기적 특성 측정을 위해 박막 위에 직경 250 μm의 Au전극을 증착시켰다. 박막의 구조적 특성을 알아보기 위하여 X-ray diffraction(XRD), SEM분석을 하였고, 이력곡선, 유전율, 유전손실, 충전전류특성, 누설전류밀도 등의 전기적 특성을 측정하여 고집적 DRAM용 캐패시터로의 응용 가능성을 조사하였다.

2.2. 결과 및 고찰

성막시의 기판온도에 따른 결정구조의 변화를

표 1. PLD법에 의한 PLZT 박막의 증착조건.

Table 1. Deposition parameter of PLD process for PLZT thin films.

| | |
|-------------------------|---|
| Laser Energy Density | 2 J/cm ² |
| Repetition Rate | 5 Hz |
| Deposition Time | 30 min. |
| Oxygen Pressure | 200 mTorr |
| Substrate Temperature | 550~650 °C |
| Annealing Condition | 1 atm. O ₂ , 30 min. at Depo. Temp. |
| Thickness of Thin Films | 5000 Å |

XRD결과를 이용하여 분석하였다. XRD 분석시, 제조된 박막의 시편두께가 얇을 경우, X선의 입사각이 크면, 박막의 결정면에서 회절되어 나오는 강도가 하부 기판의 결정면에서의 회절 강도에 비해 상대적으로 작으므로 본 실험에서는 X선 입사각 α 가 약 2°인 Rigaku사의 박막용 X선 회절 분석기로 20° ~ 60° 사이의 (211)면까지 관찰하여 분석하였다. 이 때 사용된 파장은 CuK α 를 이용한 1542 Å이고, 주사속도는 4 deg/min, 샘플링폭은 0.02 deg이었다.

그림 1은 PLD법에 의해 제작된 14/50/50 PLZT박막의 성막시 기판온도에 따른 XRD실험결과이다. 550 °C에서 성막된 경우에는 일부 PLZT 페로브스카이트상이 존재하지만 파이로클로상이 대부분을 차지하고 있음을 알 수 있다. 이는 550 °C의 성막온도에서는 일부 파이로클로상이 페로브스카이트상으로 전이하여 결정성장이 이루어지기 시작하지만 아직은 파이로클로상과 페로브스카이트상이 혼재된 구조임을 알 수 있다. 이 pyrochlore상은 La의 다량 첨가에 따른 LaZrO₇로 생각되며[7], 600 °C에서 성막한 경우에는 파이로클로상을 볼 수 없고, 모두가 페로브스카이트상을 확인할 수 있고, 이는 결정이 제대로 성장하여 모든 파이로클로상이 페로브스카이트상으로 전이했음을 알 수 있다. 그러나 650 °C에서는 다시 파이로클로





그림 1. 성막시 기판온도에 따른 14/50/50 PLZT 박막의 XRD 분석.

Fig. 1. XRD analysis of 14/50/50 PLZT thin film with deposition temperature.


상이 나타나는 것을 볼 수 있다. 이는 기판을 고온에서 가열한 상태로 성막을 시키는 in-situ법에 의해 박막이 제작됨에 따라, 650°C의 기판온도에서 박막 형성시 Pb의 휘발이 발생하여 550 °C에서 나타난 파이로클로로상인 LaZrO₇가 다시 나타난 것으로 생각된다.[7]

600 °C에서의 피크를 살펴보면 (110)면 피크가 비교적 강하게 나타나는 전형적인 Pb계 페로브스카이트 구조의 특성을 나타냄을 알 수 있었다. 따라서 PLD법을 사용한 14/50/50 PLZT박막은 600 °C에서 완전히 결정화가 이루어짐을 알 수 있었다.


이는 Sol-Gel법으로 제작된 14/50/50 PLZT박막의 결정화 온도가 750°C인 점을 미루어 볼 때[8], 약 150°C정도 온도가 낮아진 것으로 PLD법이 다른 방법에 비해 저온에서 박막형성이 가능하다는 이론과 잘 일치하는 것으로, 고온에서 박막을 제작할 때 발생되는 막의 균열이나, 하부전극 물질인



(a) 550°C



(b) 600°C



(c) 650°C

사진 1. 성막시 기판온도에 따른 14/50/50 PLZT 박막의 표면구조.

Photo. 1. Surface morphology of 14/50/50 PLZT thin film as a function with deposition temperature.

Ti의 장유전 박막으로의 확산이 적을 것으로 생각되며, 실제 DRAM공정에서의 적용도 더 쉬울 것으로 생각된다.

사진 1은 기판온도에 따른 미세구조의 변화를 SEM사진을 통하여 나타낸 것이다. 550°C에서 성막한 경우 XRD분석에서 확인한 것처럼 결정화가 덜 진행되어 입자간 결합이 제대로 이루어지지 못해 그레인을 형성하지 못하고 있음을 알 수 있다. 기판온도가 600°C인 경우는 결정이 성장하여 판상 형태의 그레인을 형성함을 볼 수 있다. 기판온도가 650°C인 경우는 고온으로 인해 부분적으로 그레인의 파괴 성장이 관찰된다.




그림 2. 성막시 기판온도에 따른 14/50/50 PLZT 박막의 유전특성의 변화.

Fig. 2. Dielectric constant and loss tangent of 14/50/50 PLZT thin film with deposition temperature.

그림 2에는 14/50/50 PLZT박막의 성막시 기판온도에 따른 유전상수 및 유전손실을 나타내었다. 550 °C에서 성막한 시편의 유전상수는 낮은 값임을 알 수 있다. 이는 앞절의 XRD와 SEM결과에서 본 것처럼, 결정화가 제대로 이루어지지 않아 유전상수가 낮은 것으로 생각된다. 또한 600 °C에서 성막한 시편이 가장 높은 유전상수값을 가짐을 알 수 있는데, 이는 600 °C에서 PLZT박막의 결정화가 충분히 이루어져 페로브스카이트상을 형성하였다는 XRD분석의 결과와도 일치한다. 650 °C에서 성막한 시편의 경우에는 유전상수가 감소했는데, 이는 하부전극 벼페총인 Ti가 고온에서 확산되어 Pt와 반응함에 의해 PLZT박막과 전극의 계면에 유전율이 낮은 Pt-Ti 금속간화합물이 발생하여 유전율의 감소를 초래하였다고 판단된다. 또한 XRD 분석결과에서 확인한 바와 같이 이상의 발생도 유전상수의 감소의 원인으로 작용했다고 생각된다. 14/50/50 PLZT박막의 이력특성을 측정하기 위하여 Sawyer-Tower 회로를 이용하였다. 이 때 인가전압은 10 KHz, 0~±12 V의 정현파를 사용했고, sense 캐패시터로는 10 nF을 사용하였다. 그림 3에 14/50/50 PLZT박막의 성막시 기판온도에 따른 이력곡선을 나타내었다.

La 첨가량이 14[mol%]로 많음에 따라 전 시편에 걸쳐 상유전성을 가지는 선형유전체의 특성이 나




그림 3. 성막시 기판온도에 따른 14/50/50 PLZT 박막의 이력곡선.

Fig. 3. Hysteresis curve of 14/50/50 PLZT thin film with deposition temperature.

타났으며[9], 이는 14/50/50 조성의 PLZT의 상도 (phase diagram)에서 예측한 결과와 일치함을 알 수 있다. DRAM 캐패시터층으로서의 성능을 나타내는 $P_{DRAM} (= |P_{max} - P_r|)$ 은 600 °C 시편이 최대값을 가졌는데, 이는 유전율에 비례한 결과이다.

강유전체를 DRAM 캐패시터로 응용할 때에는 박막에 전계를 인가하였을 때의 포화분극값을 '1'로, 전계를 제거한 후의 잔류분극값을 '0'으로 인식 한다. 따라서 포화분극과 잔류분극을 측정하여 그들 사이의 차를 구하면 이를 전하저장밀도라고 할 수 있다[10]. 따라서 잔류분극이 큰 강유전상에 비하여 상유전상으로 전이할수록 잔류분극이 감소하며, 이에 따라 전하저장밀도는 커지게 된다. 본 논문에서는 박막에 DRAM의 동작전압인 5V-peak를 가지는 pulse를 인가하였을 때 박막에 직렬로 연결된 저항에 걸리는 시간에 따른 전류의 충전응답곡선을 적분하여 PLZT박막 캐패시터의 전하저장밀도를 구하였다. 이를 위해 그림 4의 회로를 구성하여 박막 캐패시터의 충전전류를 측정하였다. 3.3kΩ,




그림 4. 전하저장밀도 및 충전시간 측정을 위한 회로.

Fig. 4. Circuit for measurement of charge storage density and charging time.




그림 5. 성막시 기판온도에 따른 14/50/50 PLZT 박막의 충전특성.

Fig. 5. Charging transient characteristics of 14/50/50 PLZT thin film with deposition temperature.

의 부하저항은 DRAM unit cell에서의 트랜지스터의 직렬저항에 해당된다. 전하저장밀도는 충전전류의 면적적분을 행하여 계산하였고, 충전시간은 최대충전전류의 90%로 감소할 때까지 요구되는 시간으로 정의하여 계산하였다. 캐패시터의 충전시간은 시스템의 속도를 결정하는 중요한 요인이다.

14/50/50 PLZT박막의 성막시 기판온도에 따른 충전특성은 그림 5와 같으며, 이를 통하여 구한 전하저장밀도와 충전시간은 그림 6과 같다.

본 논문에서는 MFM(금속-강유전체-금속)구조의 캐패시터를 제작하였다. DRAM응용의 경우 캐




그림 6. 성막시 기판온도에 따른 14/50/50 PLZT 박막의 전하저장밀도와 충전시간의 변화.

Fig. 6. Charge storage density and charging time of 14/50/50 PLZT thin film with deposition temperature.




그림 7. 성막시 기판온도에 따른 14/50/50 PLZT 박막의 누설전류밀도 특성.

Fig. 7. Leakage current density of 14/50/50 PLZT thin film with deposition temperature.

패시터에 저장되어 있는 전하가 바로 데이터이기 때문에, 누설전류로 인한 데이터의 파괴를 막기 위해 전하를 재충전해주어야 한다. PLZT박막 캐패시터의 누설전류를 측정하기 위하여 인가전압을 DC 0~20[V]로 가변시켜 가며 그에 따른 누설전류를 측정하였다. 장비는 Keithley 236, 237 Voltage Source Measure Unit을 사용하였다. 그림 7에는 성막시 기판온도에 따른 14/50/50 PLZT박막의 누설전류밀도의 변화를 나타내었다. 기판온도가 600

℃일 때에는 DRAM에서의 Vpp에 해당하는 5 V 전계 인가시 즉, 100kV/cm의 전계까지 10^{-9} A/cm² 이하의 누설전류밀도를 나타내어, 우수한 특성을 나타내었다. 하지만, 기판온도가 550 ℃일 때에는 앞선 XRD분석에서 언급한 바와 같이, PLZT 박막의 결정화가 제대로 이루어지지 않아, 기판의 Pt전극부분과 PLZT박막의 하부층 사이에 부정합이 증가하여 상대적으로 큰 누설전류밀도특성을 나타내는 것을 볼 수 있다. 기판온도가 650℃일 때에는 높은 성막온도에 의한 Pb의 휘발이 공격자를 형성하여 이 결함이 캐리어를 증가시켜 누설전류가 증가하는 것으로 생각된다.[11]

3. 결 론

본 연구에서는 DRAM 캐페시터용 박막을 제작하기 위해, 슬립영역의 강유전성을 가지는 14/50/50 PLZT 조성을 선택하여, PLD법을 이용하여 제작하였다. 제작 시, Pt/Ti/SiO₂/Si 기판을 가열하여 성막온도에 도달시킨 후 PLZT타겟에 레이저를 조사하여 박막을 형성시키는 in-situ PLD 법을 사용하였으며. 박막 형성 후 30분간 후열처리를 통해 PLZT 박막을 결정화하였다. 이 때 성막 시의 기판온도를 변화시켜 고유전율을 가지며 피로도의 영향을 받지 않는 박막을 제작하고자 하였다. 제작된 시편의 제작조건에 따른 결정구조, 표면상태, 유전율, 이력곡선, 충전특성, 누설전류특성을 측정하여 PLZT박막의 DRAM용 캐페시터로의 응용가능성을 평가하여 다음과 같은 결과를 얻었다.

PLD법으로 제작된 14/50/50 PLZT박막은 Pt/Ti/SiO₂/Si 기판 위에서 성막온도 600 ℃, 성막 시 산소압 200 mTorr의 제작조건에서 패로브스카이트상으로 결정화를 이루었으며, 이 때 PLZT박막의 유전율은 985를 나타내었고, 유전순실은 0.019로 가장 작게 나타났다. 이력특성 측정결과, 잔류분극과 항전계가 매우 작은 슬립영역의 이력곡선을 보여 피로도의 영향을 받지 않는 특성을 나타내었다. 또한, 이 조건에서의 14/50/50 PLZT박막의 전하저장밀도는 8.17 μC/cm²을 나타내었으며, 0.20ns였다. 한편, 누설전류밀도특성은 600℃, 200 mTorr에서 인가전압 5 V까지 10^{-10} A/cm²이하의 우수한 특성을 보였다.

이와 같은 실험의 결과로 14/50/50 PLZT박막을 PLD법으로 제조할 경우, 기판온도 600℃, 성막 시 산소압은 200 mTorr로 제작시 DRAM용 캐페시터로 응용하는데 적합하다고 생각된다.

참고 문헌

- [1] J. Carrano et. al., "Electrical and Reliability Characteristics of Lead-Zirconate-Titanate (PZT) Thin Films for DRAM Applications", IDEM Tech. Dig., p.255, 1989.
- [2] R. Mozzami et. al., "Electrical Characteristics of Ferroelectric PZT Thin Films for DRAM Applications", IEEE Trans. on Electron Devices ED-39, p.2044, 1992.
- [3] 김형찬, 신동석, 최인훈, "Pt/SrTiO₃/Pb_x(Zr_{0.52}Ti_{0.48})O₃/SrTiO₃/Si 구조의 전기적 특성분석 및 SrTiO₃박막의 완충층 역할에 관한 연구", 전기전자재료학회논문지, Vol.11, No.6, pp.436-441, 1998.
- [4] R. W. Schwartz, B. A. Tuttle, D. H. Doughty, C. E. Land, D. C. Goodnow, C. L. Hernandez, T. J. Zender and S. L. Martinez, IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control, Vol.38(6), pp.677-682, 1991.
- [5] S. J. Kang, J. S. Ryoo, Y. S. Yoon, Mat. Res. Soc. Symp. Proc. Vol.361, pp.281-286, 1995.
- [6] K. Ramkumar and J. Lee, Mat. Res. Soc. Symp. Proc., Vol.200, PP.121-126, 1990.
- [7] 박준열, 정장호, 이성갑, 이영희, "Sol-Gel법을 이용한 PLZT박막 캐페시터의 전기적 특성", 전기전자재료학회지, Vol.9, No.7, pp.668-673, 1996.
- [8] G. Yi, Z. Wu, and M. Sayer, "Preparation of Pb(Zr,Ti)O₃ Thin Films by Sol-Gel Processing : Electrical, Optical, and Electro-Optic Properties", J. Appl. Phys., Vol.64(5), pp. 2721-2724, 1988.
- [9] 강종윤, 장낙원, 백동수, 최형욱, 박창엽, "Sol-Gel법으로 제작한 x/65/35(x=6~11) PLZT 박막의 전기 및 광학특성", 전기전자재료학회논문지, Vol.11, No.3, pp.237-241, 1998.
- [10] C. Sudhama, J. Kim, V. Chikamane, J. C. Lee, A. F. Tasch, E. R. Myers, S. Novak, "Polarity and Area Dependence of Reliability Characteristics of Sputtered and Sol-Gel Derived Thin PLZT Films for DRAM Applications", Mat. Res. Soc. sym. Proc. Vol.243, pp.147.
- [11] K. Keizer, G. J. Lansnik, A. J. Burggraaf, J. Phys. Chem. Solids, Vol.39(59), pp.59-63, 1978.