

## GaN 소자의 쇼트키 특성 향상에 관한 연구

### Studies on Improvement of Schottky Characteristic for GaN Devices

윤진섭

(Jin-Seub Yoon)

#### Abstract

In this paper, I have fabricated and measured the gallium nitride(GaN) based Schottky diodes, and have carried out analyses of degradation of Schottky barrier characteristics. To improve of degraded Schottky barrier characteristics, I have carried out several experiments such as N<sub>2</sub> plasma exposure, annealing in N<sub>2</sub> ambient and annealing after N<sub>2</sub> plasma exposure. In the results of these experiments, I have achieved that only annealing in N<sub>2</sub> ambient is enough to improve the Schottky barrier characteristics. The optimum annealing conditions for improving Schottky barrier characteristics, are temperature of 700 °C and time of 90 sec in N<sub>2</sub> ambient furnace. For the analysis of these experiments, I have carried out the measurement of electric characteristics and quantitative analysis of etching damage using AES(Auger Electron Spectroscopy).

**Key Words** : GaN, Schottky Characteristics, Annealing, AES(Auger Electron Spectroscopy)

#### 1. 서론

GaN 반도체 소자는 GaN의 넓은에너지 band gap(3.4eV)과 높은 결합 에너지(8.9eV) 특성으로 고온·고전력 특성을 갖는 소자 제작 및 청색광 소자 제작이 가능하지만[1-5], 소자를 제조하는데 있어서 GaN계 반도체 재료의 높은 결합에너지와 이에 따른 낮은 화학 반응성에 의해 습식 식각에 의한 식각 속도가 매우 느리기 때문에 건식 식각 기술이 MESA 구조 형성과 LD(Laser Diode)를 제작시 경면(Mirror Facet) 식각 방법으로 주목받고 있다[6,7]. 본 논문에서는 GaN 쇼트키 다이오드를 제작하였으며, 제작

공정 시 소자의 패턴 형성은 ICP-RIE (Inductively Coupled Plasma-Reactive Ion Etching) 방법을 이용하였다[8]. 또한 GaN 쇼트키 다이오드 제작 과정 중 쇼트키 접촉을 형성시키기 위하여 도핑 농도가 높은 캡층을 제거하기 위해 사용한 ICP-RIE로 인하여 발생한 식각 손상이 소자 특성에 미치는 영향을 관찰하였고, 식각 손상을 해결하기 위한 방법에 관해서 기존에 여러 연구에서 언급한 방법과 N<sub>2</sub> 분위기에서 열처리 공정을 수행하였다. 본 논문에서는 건식 식각 손상의 정확한 원인과 해결 방법을 알기 위해 식각 손상 정도와 손상에 영향을 주는 공정 변수 및 원인을 AES(Auger Electron Spectroscopy)를 이용하여 분석하였으며, 손상 복구 및 쇼트키 특성 회복에 관한 실험의 변수에 대한 영향도 분석하였다.

서일대학 전자계산과  
(서울시 중랑구 면목8동 49-3,  
Fax : 02-490-7396  
E-mail : js22y@seoil.ac.kr)

2001년 5월 8일 접수, 2001년 5월 23일 1차심사완료  
2001년 6월 13일 2차심사완료, 2001년 7월 2일 3차  
심사완료

#### 2. GaN 쇼트키 다이오드 제작

GaN 쇼트키 다이오드 제작에 사용된 웨이퍼의 예

피층 구조는, c-plane Sapphire(0001) 기판 위에 2  $\mu\text{m}$ 의 버퍼층(buffer-layer)과 0.2  $\mu\text{m}$ 의 쇼트키 장벽층(barrier-layer) 및 오믹 접촉 특성의 향상을 위한 n+ 층 0.05  $\mu\text{m}$ 를 Ion removed ECR(Electron Cyclotron Resonance)-MBE(Molecular Beam Epitaxy)를 사용하여 성장시켰다. 소자의 오믹 접촉 패턴은 PECVD(Plasma Enhanced Chemical Vapor Deposition)를 이용하여 0.8  $\mu\text{m}$ 의 SiO<sub>2</sub>를 적층하여 마스크 패턴을 형성한 후 Oxford Plasma Lab. 1000 ICP-RIE 장비를 사용한 건식 식각 방법을 이용하여 형성하였다. ICP-RIE 공정 조건은 H<sub>2</sub>(8 sccm), Ar(16 sccm), CH<sub>4</sub>(8 sccm) 및 Cl<sub>2</sub>(30 sccm)의 혼합 가스를 사용하였으며, 공정시 챔버의 압력은 10 mtorr이다. 또한 플라즈마 여기를 위하여 인가된 2.45 GHz의 ICP power는 1500 W이고 13.56 MHz의 RF power는 150 W이다. 식각된 패턴의 총 두께는 2.25  $\mu\text{m}$ 이다. 오믹 접촉 금속은 Thermal Evaporator를 사용하여 Ti/Al(200 Å/2000 Å)을 증착하였으며, Specific contact resistance를 줄이기 위하여 전기로(furnace)에서 열처리하였다. 열처리는 500 °C에서 60분 동안 수행하였으며,  $3.6 \times 10^{-6} \Omega \cdot \text{cm}^2$ 의 Specific contact resistance를 얻었다. 다이오드의 쇼트키 접촉을 형성하기 위하여 상기와 동일한 공정 조건으로 800 Å을 식각하여 n+층을 제거한 후 Ni/Au(500 Å/4000 Å)를 증착하였다. 상기의 GaN 제작 공정 순서를 그림 1에 나타내었으며, 그림 2는 상기의 공정으로 제작된 쇼트키 다이오드의 단면 구조이고, 그림 3은 제작된 쇼트키 다이오드의 표면




그림 2. 쇼트키 다이오드의 단면구조.  
Fig. 2. Structure of Schottky diode.




그림 3. 쇼트키 다이오드의 표면 사진.  
Fig. 3. Photograph of Schottky diode.




그림 1. GaN 쇼트키 다이오드 제작 공정 순서.  
Fig. 1. Fabrication procedure of GaN Schottky diode.

사진으로 쇼트키 다이오드의 양극전극을 형성하는 쇼트키 접촉은 지름 200  $\mu\text{m}$ 의 원형으로 되어있고, 음극전극을 형성하는 오믹 접촉은  $400 \times 400 \mu\text{m}^2$ 로 되어있다.

### 3. 쇼트키 접촉 특성 향상 실험

건식 식각을 이용한 소자 제작에서 건식 식각에 의한 식각 표면의 손상은 소자의 특성에 상당한 영향을 미친다. 식각 손상의 원인은 이온 주입에 의한 격자 결함, Non-stoichiometric 표면의 형성, CH<sub>x</sub> radical 과 Cl<sub>2</sub> 계열 plasma에 의한 PR의 반응에 의한 오염 등을 들 수 있다[9,10]. 본 실험에서는 상기의 손상원인으로 인해 저하된 쇼트키 특성을 회복시키기 위해 기존에 제안된 N<sub>2</sub> plasma exposure, N<sub>2</sub> plasma exposure 후 N<sub>2</sub> 분위기에서의 열처리 공정

[11] 및 본 논문에서 제안한 전기로를 이용한 700 °C의 질소 분위기에서 열처리하는 공정을 수행한 후 쇼트키 접촉을 형성하였다. 그림 4는 쇼트키 특성 향상을 위해 제안된 공정을 수행하기전의 제작된 쇼트키 다이오드의 전류-전압 특성 및 식각된 표면의 SEM 사진으로 ICP-RIE로 발생한 표면 손상이 원인이 되어 쇼트키 특성이 나타나지 않는 것을 확인할 수 있다. 그림 5는 손상된 표면을 N<sub>2</sub> plasma exposure 방법으로 제거했을 때의 경우이고, 그림 6(a)는 N<sub>2</sub> plasma exposure한 다음 열처리하는 방법을 적용한 경우의 쇼트키 특성 결과로, N<sub>2</sub> plasma exposure 후 전기로를 이용하여 700 °C의 질소 분위기에서 열처리하여 양극전극을 형성한 쇼트키 다이오드의 전류-전압 특성이다. 또한 그림 6(b)는 N<sub>2</sub>






그림 5. N<sub>2</sub> plasma exposure 된 전류-전압 특성.  
Fig. 5. I-V characteristic after N<sub>2</sub> plasma exposure processing.



(a)




(b)

그림 4. 제안된 공정 전의 특성.


- (a) 전류-전압 특성
- (b) 식각 후 표면 SEM 사진

Fig. 4. Characteristic of before proposed processing.

- (a) I-V characteristics
- (b) SEM photograph of surface after etching



(a)



(b)

그림 6. N<sub>2</sub> plasma exposure 및 열처리 된 전류-전압 특성 및 표면 SEM 사진.

- (a) 전류-전압 특성
- (b) SEM 사진

Fig. 6. I-V characteristic and SEM photograph of N<sub>2</sub> plasma exposure and annealing processing.

- (a) I-V characteristics
- (b) SEM photograph

plasma exposure 및 열처리 후의 시료의 표면 SEM 사진이다. 그림 5와 그림 6에서 개선된 쇼트키 다이오드 특성을 얻을 수 있었으나 완전한 쇼트키 특성을 얻을 수 없었다. 또한, 순 방향 쇼트키 특성도 옴 손실이 발생하여 전자 소자로 적용이 불가능하다는 사실을 확인할 수 있다.

그림 7은 본 논문에서 제안된 방법으로 N<sub>2</sub> plasma exposure 없이 700 °C의 질소 분위기에서 열처리를 수행한 후 측정된 전류-전압 특성과 표면 SEM 사진으로 보다 더욱 향상된 쇼트키 특성과 표면 특성을 확인할 수 있다.





그림 7. 제안된 방법의 쇼트키 다이오드의 전류-전압 특성과 SEM 사진.

(a) 전류-전압 특성 (b) SEM 사진

Fig. 7. I-V characteristic and SEM photograph of Schottky diode after proposed processing method.

(a) I-V characteristics (b) SEM photograph

그림 7(a)에서 역방향 항복 전압은 -28 V이고 역방향 전압이 -5 V일 때 역방향 전류는 -0.95  $\mu$ A로 측정되었으며, 순방향 특성은 전류가 100 mA까지 증가하는 동안 옴 손실이 발생하지 않는 것으로 관찰되었고 이 때의 이상지수(ideality factor)는 1.24이다. 상기의 전기적 특성은 일반적인 전자 제품에 사용되는 Si 쇼트키 다이오드의 역방향 전류가 -5 V에서 -5  $\mu$ A 정도로 본 논문의 GaN 쇼트키 다이오드는 동일한 역방향 전압에서 -0.95  $\mu$ A의 역방향 전류 특성을 나타내어 전자 소자 제작 시에 적용 가능한 것을 확인할 수 있었다. 그림 5, 그림 6과 그림 7의 결과에서 쇼트키 특성을 향상시키는 원인이 N<sub>2</sub> 플라즈마에 대한 영향보다 N<sub>2</sub> 분위기에서의 열처리에 의한 영향이 주를 이룰 것으로 판단되며, 이는 N<sub>2</sub> 플라즈마로 인한 시료 표면으로의 N<sub>2</sub> 주입 효과보다는 열처리로 인해 N이 증발되어 Ga과 N의 비율을 동일하도록 하는 효과가 더욱 영향을 미칠 것으로 사료된다. 이러한 상기의 결과들을 확인하기 위하여 건식 식각으로 인해 표면이 손상된 시료와 식각 손상 회복 공정을 수행한 시료들에 대해 AES를 이용한 정량 분석을 수행하였다.

#### 4. 건식 식각 손상 및 회복 실험에 대한 AES 분석

그림 8은 건식 식각에 의한 식각 손상 분석을 위한 기준 시료로 식각되지 않은 소자 제작에 사용된 GaN 웨이퍼를 AES 분석 결과로, Ga과 N의 원소




그림 8. GaN AES 분석을 위해 사용된 기준시료. (분석 정확도 : 0.1 %)

Fig. 8. Reference sample for GaN AES analysis. (Accuracy of analysis : 0.1 %)

비율은 표면에서부터 버퍼층에 이를 때까지 거의 동일한 비율을 보이고 있어 stoichiometric 상태를 유지함을 볼 수 있다. 그림 8에서 보이는 C와 O의 높은 비율은 AES 측정 시 오염 및 GaN 에피층 성장 시에 발생하는 불순물로 인해 나타나는 것으로 사료된다.

그림 9는 상기의 GaN 쇼트키 다이오드 제작에 사용된 건식 식각 공정에 의해 발생한 식각 손상에 대한 AES 분석 결과를 나타낸 것이다. 그림 9에서 식각 후 N의 비율이 Ga에 비해 높은 것을 확인할 수 있는데, 이는 식각 단계에서 식각에 사용된 가스 중  $Cl_2$ 와 Ga의 반응으로 인한 식각 부산물인  $GaCl_x$ 의 발생과 이들 식각 부산물이 진공 pumping 과정에서 배출되어 식각 후 GaN 표면에는 N의 양이 Ga에 비해 상대적으로 많은 N-rich 현상이 발생하는 것으로 사료된다. 또한 식각 과정에서 높은 비율을 보이던 C는 식각 후에 미세한 감소를 나타내었으며, O는 식각 전에는 표면에서 약 18 %의 비율을 나타냈으나 식각 후에는 14.5 %로 약간 감소하였다. 이는 식각 과정에서 시료 표면에 존재하는 C 및 O가 제거되어 비율이 감소하지만, C의 경우에는 식각 가스 중  $CH_4$ 에 의해 발생한 잔류막(Polymer)으로 인해 O에 비해 식각 전후의 비율 차이가 적은 것으로 사료된다. 그리고 시료의 bulk 부분에서 Ga과 N의 비율이 약간의 차이를 보이는 이유는 식각 과정에서 높은 ICP power로 인해 손상이 bulk 부분에도 확산된 것으로 사료된다. 건식 식각 손상 원인 분석에서 언급한 N-rich 현상을 제거하기 위한 방법으로  $N_2$  분위기 열처리 공정을 수행하였으며, 격자 부정합의 회복과 Non-stoichiometric 계면을 제거하기 위하여




그림 9. 손상된 시료의 AES분석.(분석 정확도:0.1 %)   
 Fig. 9. AES analysis of damaged sample.   
 (Accuracy of analysis : 0.1 %)

열처리 시간과 온도를 변화시켜 열처리 한 후 AES 분석을 수행하였다. 본 논문에서 수행한 AES의 분석 정확도는 0.1 %로 비교적 정확한 정량 분석이 수행되었다.

그림 10은 열처리 온도를 700 °C로 고정하고 시간을 30 초에서 120 초까지 변화하였을 때 식각 손상의 회복 정도를 Ga과 N의 비율로 나타낸 것이다. 그림 10에서 열처리 시간이 90 초일 때 식각 손상이 회복되어 Ga과 N의 비율이 같아지고 90 초 이후에는 오히려 Ga의 비율이 높아진다. 이는 Ga에 비해 N의 원자 질량이 작아 휘발성이 높으며, 식각 손상이 시료 표면에서 주로 발생하고 식각 손상의 두께가 수십 Å 이하이므로 열처리 시간의 90 초 이하에서는 가해진 열로 인해 시료 표면의 끊어진 격자에서 N이 증발이 발생하여 손상된 시료 표면의 N의 비율을 감소시키고 열처리 시간이 90 초에서는 Ga과 N의 비율이 같게된다. 열처리 시간이 90 초 이상이 되면 N의 증발이 계속 이루어지게 되어 상대적으로 원자 질량이 큰 Ga이 시료 표면에 더욱 많이 잔존하는 Ga-rich 현상이 두드러지는 것으로 사료된다. 또한 90 초 이상의 시간동안 열처리를 수행하면 시료 표면에 Ga과 N의 비율이 감소하여 C 및 O의 비율이 상대적으로 증가되며, 이러한 비율 변화와 Ga 및 N의 비율이 다르게되어 쇼트키 특성을 감소시킨다.




그림 10. 열처리 시간에 따른 회복 효과.   
 (분석 정확도 : 0.1 %)   
 Fig. 10. Restoration effect of annealing time variation. (Accuracy of analysis : 0.1 %)

그림 11은 열처리 시간을 90 초로 고정하고 열처리 온도를 400 °C에서 700 °C까지 변화시켰을 때 식각 손상의 회복 정도를 나타낸 것이다. 그림 11에서




그림 11. 열처리 온도에 따른 회복효과.  
(분석 정확도 : 0.1 %)

Fig. 11. Restoration effect of annealing temperature variation.  
(Accuracy of analysis : 0.1 %)

열처리 온도를 증가시켜 실험한 결과 700 °C 조건에서는 거의 차이가 없이 Ga과 N의 비율이 같아짐을 확인할 수 있다. 즉, 온도의 증가에 따라 손상된 표면에 존재하는 N 원소가 에너지를 얻어 증발함으로써 식각 손상이 회복된 것으로 사료된다.

그림 12는 상기의 식각 손상 회복 실험을 통하여 얻은 최적의 식각 손상 회복 조건인 700 °C의 N<sub>2</sub> 분위기에서 90초 동안 열처리를 수행한 시료의 AES 분석을 나타낸 것으로 표면에서 Ga과 N의 비율이




그림 12. 회복 공정 후 AES 분석.  
(분석 정확도 : 0.1 %)

Fig. 12. AES analysis after recovery process.  
(Accuracy of analysis : 0.1 %)

동일하고 시료 bulk 영역에서의 비율 또한 거의 동일한 비율로 회복되는 것을 확인할 수 있으며, 또한 C 및 O의 비율은 열처리 후 거의 변화가 없는 것을 확인할 수 있다.

### 5. 결론

본 논문에서는 GaN 쇼트키 다이오드를 제작 및 측정하였으며, 소자 제작시 패턴 형성에 사용된 건식 식각에 의해 발생하는 식각 손상의 원인 및 회복에 대한 연구를 수행하였다. 또한 식각 손상의 원인과 회복 공정 후 회복 정도를 정량적으로 분석하기 위해 AES 측정을 통한 분석을 수행하였다.

GaN 쇼트키 다이오드는 패턴 형성을 위하여 Cl<sub>2</sub> 계열의 혼합 가스를 이용한 ICP-RIE 및 열적 증착법을 이용한 음극 및 양극 전극 형성 등의 공정을 통하여 제작되었으며, 양극 전극을 형성하기 위하여 상기의 패턴 형성 공정과 동일한 조건으로 ICP-RIE 방법을 이용하여 높은 불순물 농도의 캡층을 제거하였다. 이로 인해 소자의 쇼트키 특성을 저하시키는 식각 손상이 발생하여 소자의 특성을 저하시켰으며, 식각 손상을 회복시키기 위해 N<sub>2</sub> plasma exposure, N<sub>2</sub> 분위기에서 열처리 및 N<sub>2</sub> plasma exposure 후 열처리 등의 식각 손상 회복 공정을 수행하였다.

N<sub>2</sub> plasma exposure 및 N<sub>2</sub> plasma exposure 후 열처리를 수행한 결과, 손상된 식각 표면이 회복되어 쇼트키 특성이 개선되었으나 소자 제작에 적용 불가능한 것을 확인할 수 있었다. N<sub>2</sub> 분위기에서의 열처리 방법을 이용한 식각 손상 회복 공정은 본 논문에서 제안한 공정으로 700 °C의 N<sub>2</sub> 분위기에서 90 초 동안 열처리를 수행한 결과, 상기의 두가지 방법보다 쇼트키 특성 개선이 우수하고 실제 소자 제작 공정에 적용 가능한 것을 확인하였다.

본 논문에서 제작한 GaN 쇼트키 다이오드와 제작중의 건식 식각 손상 제거 실험은 앞으로 GaN을 이용한 MESFET 및 HEMT 제작에 있어서도 적용될 수 있는 공정 기술의 개발로 의미가 있으며, 앞으로 FET 제작에도 도움이 되리라 판단된다.

### 참고 문헌

[1] 김선태, 문동찬, "HVPE 법으로 성장된 GaN 기판의 광학적 특성", 전기전자재료학회논문지, 11권 10호, pp.784-789, 1997.

- [2] M. S. Shur, "GaN based transistors for high power applications", Solid-state electronics, Vol. 42, No. 12, pp.2131-2138, 1998.
- [3] S. T. Sheppard, K. Doverspike, W. L. Pribble, S. T. Allen, J. W. Palmour, L. T. Kehias, T.J.Jenkins, "High-Power microwave GaN/AlGaN HEMT's on semi-insulating silicon carbide substrates", IEEE Electron Device Letters, Vol. 20, No. 20, pp161-163, 1999.
- [4] B. P. Luther, J. M. DeLucca, S. E. Mohny, R. F. Karlicek, "Analysis of a thin AlN interfacial layer in Ti/Al and Pd/Al ohmic contacts to n-type GaN", Applied Physics Letters, Vol. 71, No. 26, pp3859-3861, 1997.
- [5] 심종인, "광통신용 반도체 레이저", 전기전자재료학회논문지, 11권 6호, pp.524-530, 1998.
- [6] H-S Kim, Y-H Lee, G-Y Yeom, J-W Lee, T-I Kim, "Effects of inductively coupled plasma conditions on the etch properties of GaN and ohmic contacts formations", Materials science and Engineering, 1997.
- [7] R. J. Shul, G. B. McClellan, S. A. Casalnuovo, D. J. Rieger, S. J. Pearton, C. Constantine, C. Barratt, R. F. Karlicek, C. Tran, M. Schurman, "Inductively coupled plasma etching of GaN", Applied Physics Letters, Vol. 69, No. 8, pp. 1119-1121, 1996.
- [8] 김창일, 권광호, "ICP에 의한 BCl<sub>3</sub>/Cl<sub>2</sub> 플라즈마 내에서 Pt 박막 식각특성", 전기전자재료학회논문지, 11권 10 호, pp.804-808, 1998.
- [9] Q. Z. Uiu, S. S. Lau, et. al., "A review of the metal-GaN contact technology", Solid State Electronics, Vol. 42, No. 5, pp. 677-691, 1998.
- [10] 김현수, "유도결합형 플라즈마를 이용한 GaN계 3족 질화물의 건식 식각 특성 및 반응기구에 관한 연구", 박사학위논문, 성균관대학교, 1999.
- [11] X. A. Cao, H. Cho, S. J. Pearton, G. T. Dang, A. P. Zhang, F. Ren, R. J. Shul, L. Zhang, R. Hickman, J. M. Van Hove "Depth and thermal stability of dry etch damage in GaN Schottky diodes", Applied Physics Letters, Vol. 75, No. 2, pp.232-234, 1999.