Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Design of a high performance 32*32-bit multiplier based on novel compound mode logic and sign select booth encoder

새로운 복합 모드 로직과 사인 선택 Booth 인코더를 이용한 고성능 32*32-bit 곱셈기의 설계

  • Published : 2001.03.01

⟨ Previous Next ⟩

Abstract

본 논문에서는 CMOS 로직과 pass-transistor logic(PTL)의 장점만을 가진 새로운 복합모드로직(Compound Mode Logic)을 제안하였다. 제안된 로직은 VLSI설계에서 중요하게 부각되고 있는 저전력, 고속 동작이 가능하며 실제로 전가산기를 설계하여 측정 한 결과 복합모드 로직의 power-delay 곱은 일반적인 CMOS로직에 비해 약 22% 개선되었다 제안한 복합모드 로직을 이용하여 고성능 32×32-bit 곱셈기를 설계 제작하였다. 본 논문의 곱셈기는 개선된 사인선택(Sign Select) Booth 인코더, 4-2 및 9-2 압축기로 구성된 데이터 압축 블록, 그리고 carry 생성 블록을 분리한 64-bit 조건 합 가산기로 구성되어 있다. 0.6um 1-poly 3-metal CMOS 공정을 이용하여 제작된 32×32-bit 곱셈기는 28,732개의 트랜지스터와 1.59×l.68 ㎜2의 면적을 가졌다. 측정 결과 32×32-bit 곱셈기의 곱셈시간은 9.8㎱ 이었으며, 3.3V 전원 전압에서 186㎽의 전력 소모를 하였다.

Keywords

References

  1. Proc. IEEE ICVC'95 Low-Power Circuit Design for Multimedia VLSI T.Sakurai;A.R.Newton
  2. IEEE J. of Solid-State Circuits v.31 no.6 Top-Down Pass- Transistor Logic Design K.Yano;Y.Sasaki,K.Rikino;K.Seki
  3. Dept. EECS, Univ. of Calif., Berkeley, ERL Memo M90/21 Multi-Output Shared Transistor Logic(MOSTL) Family Synthesized Using Binary Decision Diagram(BDD) T.Sakurai;A.R.Newton
  4. IEEE J. of Solid-State Circuits v.25 no.2 A 3.8-ns CMOS 16×16-bit Multiplier Using Complementary Pass-transistor Logic K.Yano;T.Yamanaka;T.Nishida;M.Saito;K.Shimohigashi;A.Shimizu
  5. Low power Digital CM-OS Design A.P.Chandrackasan;R.W.Brodersen
  6. IEEE J. of Solid-state Circuits v.32 no.7 Low-Power Logic Styles: CMOS Versus Pass-Transistor Logic Reto Zimmermmann;Wolfgang Fichtner
  7. Principles of CMOS VLSI Design(2nd edition) Neil H. E. Weste;Kamran Eshraghian