


DSP(Digital Signal Processor)의 개념 (中)



국제전기(주) 부설연구소
연구원 곽 철 훈

1. 디지털 필터

디지털 필터란 한 마디로 말을 해도 정의하기에는 상당히 광범위하다. 디지털 값으로 입력된 데이터가 어떤 처리를 실시하여 출력된 경우에 그 처리를 디지털 필터라고 한다. 가장 간단한 것은 측정 주파수 대역에 따라 로패스/하이패스/밴드패스 필터이다. 아날로그 소자로도 실현 가능하지만, 소자 특성의 오차나 온도에 의한 영향이 있기 때문에 고차원의 필터 실현은 곤란하다.

이러한 점은 DSP의 프로그램에 의한 디지털 필터에서는 고차원의 수를 확장하는 것이 용이하며, 보다 급격한 특성이 얻어져 로버스트성이 높아 조정도 간단하다. 대표적 것으로 FIR(Finite Impulse Response)필터와 IIR(Infinite Impulse Response)필터가 있다.

빠르게 변화하는 디지털 입력값 $x(n)$ 이 1사이클마다 지연되어 계수를 곱하여 가산되고 있는 것이 FIR 필터이며, 피드백적으로 가산되고 있는 것이 IIR 필터로 된다.

즉, IIR 필터의 계수 a 가 모두 0인 경우에 FIR 필터로 된다.

DSP의 특징은 적화연산이다. 현재는 이것을 이용한 로패스/하이패스/밴드패스 필터의 설계는 차단 주파수나 리플 등을 입력하는 것만으로 간단히 계수 a, b 는 물론이고, DSP 어셈블러 코드까지를 출력하는 설계 소프트웨어가 사용되어지고 있다.

또한 이 필터를 사용하여 시스템을 모델링할 수 있다. 일반적으로 어떤 시스템이나 정도 문제는 있는데, 그 입력 x 와 출력 y 의 계수를 풀이에 변환하여 전달함수 G 를 구할 수 있으며, 그것을 z 변환한 응답성 $H(z)$ 가된다.

이 응답특성은 a' , b' 를 전부 계수 a , b 에 맞춘 FIR/IIR 필터의 응답특성과 동등하다. 즉, 어떤 시스템의 거동을 $H(z)$ 로 표현할 때, 그 시스템은 FIR/IIR 필터로 모의적으로 실현가능하게 된다. 이것을 시스템의 모델링이라 한다.

DSP와 이 디지털 필터를 가짐으로써, 예를 들면 교회나 콘서트홀에 있는 듯한 음향 효과를 내기도 하고, 실제 기기를 사용하지 않는 자동차의 엔진이나 모터의 실험 등 각종 모델링을 실현할 수 있는 것이다.

1) FIR 필터의 프로그래밍

필터의 텁수를 N이라 하면 16비트 고정소수점 DSP의 TMS320C5x와 32비트 부동소수점 DSP인 TMS320C3x 양쪽의 어셈블러 명령으로 프로그램해 본다. 양 DSP 모두 승산과 가산을 1사이클로 하는 적화명령(C5x에서는 MAC, MACD, MADS, MADD, C3x에서는 병렬명령 MPYF || ADDF, MPYI || ADDI)과 길이 N의 유한 길이 베퍼를 좋은 효율로 액세스하는 서큘러 어드레싱 및 오버헤드가 없는 리피트명령(C5x는 RPT, RPTB, C3x는 RPTS, RPTB)을 가진다. 필터의 적화연산부는 이들을 이용하여 아주 수행에 걸쳐 실현할 수 있다.

TMS320C3x의 경우

PRTS	N-1
MPYF	*AR0+ +%, *AR1--%, R0
ADDF	R0, R2, R2
ADDF	R0, R2

병렬 명령 MPYF || ADDF의 MPYF는 메모리 중의 보조 레지스터 AR0 및 AR1으로 표시되는 어드레스의 두 데이터(계수 및 X)를 승산하고, R0 레지스터에 저장한다. + + ALC --% 기호는 서큘러 어드레싱하면서 각각 AR0를 인크리먼트, AR1 레지스터를 디크리먼트시키는 지정이다. ADDF에서는 앞의 승산 결과 R0를 R2에 가산해 간다. 첫회의 ADDF는 최초의 승산 결과가 나오기 전의 값을 가산하고 있기 때문에 N 스텝분 병렬 명령을 리피트한 후, 최후에 ADDF 명령으로 최후의 승산 결과를 적산하고 있다.

또 사전에 서큘러 어드레싱을 사용하기 위해 BK 레지스터에 어레이 사이즈 N을 로드해 둘 필요가 있다. 명령으로서는 이쪽이 약간 이해하기 쉬울 것이다. 어느 것이든 신호처리 연산을 적은 사이클 수로 실현하기 위해 다양한 처리를 시키고 있다. N 텁의 FIR 필터는 거의 N 사이클로 실행 가능하게 된다. 고속성을 위해 적화명령 등의 약간 어려운 특수 명령이 준비되어 있는 것이다. 기타 명령은 범용 프로세서와 하등의 변화가 없다. 실제로 프로그램하기 용이한 명령이 준비되어 있다.

2) IIR 필터의 프로그래밍

IIR 필터에서는 같은 주파수 특성을 갖는 경우에는 FIR 필터보다 원리적으로 연산량이 적게 해결되지만, 직접적으로 프로그래밍한 경우, IIR 필터는 계수의 양자화에 아주 민감하게 된다.

이 결점을 보완하기 위해 보다 저차원(2차)의 IIR 필터(바이크 워드 IIR 필터라 부른다)로 전개하여 그들을 개스케이드하는 방법이 널리 이용된다.

FIR 필터에서 설명한 적화명령 및 리피드 명령이 사용되고 있다.

일반적으로 레지스터의 초기화 등이 필요하다. 프로그램층의 코멘트를 잘 읽고 해결해 나가기 바란다. 또한 DSP의 경우에는 반드시 외부로부터의 데이터 입출력이 수반된다. 외부의 A/D 변환기로부터 인터럽트를 이용하는 경우에는 인터럽트의 설정 등을 하지 않으면 안된다. 또한 전체를 컨트롤하는 메인 루틴 등도 있다. 그들의 프로그래밍에는 통상의 마이컴과 같은 범용 명령을 사용하면 된다. 아주 간단한 범용 프로그래밍에 디지털 신호처리 특유의 고속 명령을 가하여도 도깨비 금방 망이의 프로그래밍으로 된다.

3) 디버그

프로그램만을 디버그하는 것이면 소프트웨어 시뮬레이터가 준비되어 있다. 소프트웨어 시뮬레이터는 호스트환경(PC나 워크스테이션) 이외의 하드웨어를 전부 필요로 하지 않고 소프트웨어의 디버그, 레지스터/ 메모리의 상태 표시/변경 등이 가능하며, 전체 DSP 명령 세트를 시뮬레이션할 수 있다.

그 외의 기능으로 싱글 스텝, 브레이크 포인트 또는 유저 정지까지의 실행을 포함하는 다양핚 실행모드, 실행 사이클 수의 계산 등도 할 수 있다.

2. 필터의 설계

아날로그 회로의 전달함수는 라플라스 변환을 이용하여 구하고 있기 때문에 그 전달함수는 라플라스 변환할 때에 나타내는 S 함수로 된다. 한편 디지털 회로의 전달함수는 z 변환을 이용하여 구하는데, 그 전달함수는 z 변환의 함수로 된다. 따라서 아날로그 회로의 전달함수를 디지털 전달함수로 변환하는 방법을 s-z 변환이라 브른다.

1) 가감산 처리(가산회로)

(1) 아날로그 회로

가산회로는 OP-AMP로 구성하면 그림 1과 같아 된다.

그림 1은 반전 증폭기를 구성하고 있다. OP-AMP의 개루프 이득이 매우 높기 때문에 마이너스 입력단자는 플러스 입력단자와 동전위로 되어, 마이너스 입력단자의 전압 V_V 는 0전위로 간주할 수 있다. 이것을 가상 접지라고 한다. 입력된 신호전

압 V_1 에 의해, 마이너스 입력단자를 향해 흐르는 전류 I_1 은,

$$I_1 = V_1 - V_V / R_1$$

$$I_1 = V_1 / R_1$$

$$\therefore V_V = 0 \quad \dots \dots \dots \quad ①$$


이 전류 I_1 은 마이너스 입력단자에 유입되지 않고, 출력단자측에 저항 R_3 을 통하여 흐른다. 입력 V_1 에 대한 출력전압 V_{01} 은,

$$V_{01} = -R_3 \times I_1 \quad \dots \dots \dots \quad ②$$

으로 되며, 식 ①과 ②로부터 입력전압 V_1 과 출력전압 V_{01} 의 관계는,

$$V_{01} = -\frac{R_3}{R_1} V_1 \quad \dots \dots \dots \quad ③$$

저항 R_3 과 R_1 의 비로 정해진다.



(그림 1) OP-AMP에 의한 가산회로

또, 입력신호 V_2 에 대해서도 마이너스 입력단자가 가상접지이기 때문에 유입된 전류 I_2 는

식 ③과 같이

$$V_{02} = -\frac{R_3}{R_1} V_2 \quad \dots \quad ④$$

로, 출력전압 V_0 는 식 ③과 ④의 가산으로 되어, 다음과 같이 나타낸다.

$$V_0 = \left(-\frac{R_3}{R_1} V_1 \right) + \left(-\frac{R_3}{R_2} V_2 \right) \quad \dots \quad ⑤$$

$R_1 = R_2 = R_3$ 로 하면 출력 V_0 는,

$$V_0 = V_1 + V_2 \quad \dots \quad ⑥$$

로 된다.

동작하는데 필요한 특성,

(1) 전원전압 V_{CC} 와 입력전압 V_1, V_2 크기의 관계.

(2) 유한 증폭도에 의한 영향.

(3) 정향값의 오차에 의한 출력전압의 오차.

(4) OP-AMP의 입력 오프셋 전류, 입력 오프셋 전압, 입력 바이어스전류에 의한 오차.

(5) 온도 드리프트에 의한 영향 의 5가지이다.
다음과 같이 DSP에 의한 가산회로를 비교 한다.

▶ 전원전압 V_{CC} 와 입력전압 V_1, V_2 크기의 관계

일반적인 OP-AMP에는 전원전압의 80% 정도까지밖에 출력할 수 없다고 하는 제약이 있다. 따라서 가산될 때에 이것을 넘으면 파

형이 일그러진다.

출력값이 전원전압을 넘었을 때 파형의 머리가 전원전압보다 낮은 값으로, 저하되어 있다는 것을 알수 있다. 단, rail to rail OP-AMP 라고 하는 전원전압 최대까지 출력할 수 있는 OP-AMP도 있다.

▶ 유한 증폭도에 의한 영향

일반적 OP-AMP의 Open-Loop-Gain은 주파수가 높을수록 그 이득은 감소해 간다. 오픈 루프 게인이 80dB를 넘는 주파수 대역은 대략 수십 Hz이다. 따라서 주파수가 높아질수록 설정한 증폭도에 오차가 생기게 된다. 그러나, OP-AMP를 사용할 때는 반드시 케한을 걸어 사용하기 때문에 그 설정 증폭도에 따라 발생한다.

▶ 저항값의 오차에 의한 출력전압의 차


출력전압의 계산식은,

$$V_0 = \left(-\frac{R_3}{R_1} V_1 \right) + \left(-\frac{R_3}{R_2} V_2 \right)$$

로 나타낼수 있다. 윗 식에서 보면 저주파수 일 때는 저항의 비만으로 출력전압이 정해진다. 따라서, 저항값의 오차값이 그대로 영향을 주게 된다.

▶ OP-AMP의 입력 오프셋 전류, 입력 오프셋 전압, 입력 바이어스 전류에 의한 오차는 이들 이상적인 증폭기로부터의 차이에 대한 영향은 출력전압의 직류 오프셋으로 나타난다. 실제 OP-AMP의 입력단은 그림 2과 같이, 트랜지스터 또는 FET의 차동회로로 구성되어 있다. 트랜지스터 Q_1, Q_2 의 컬렉터

전류가 흐를 때, 그 전류의 $1/h_{fe}$ 의 배이스 전류가 흘러야 한다. 이 베이스 전류를 입력 바이어스 전류 I_P 라 부른다.




(그림 2) 실제의 OP-AMP

트랜지스터 Q_1 , Q_2 의 h_{fe} 를 동일하게 만들 수 없기 때문에 Q_1 , Q_2 의 입력 바이어스 전류도 같지 않으며, 이를 차를 입력 오프셋 전류라고 한다. 이상적으로

는 양음 두 입력전압이 같을 때 Q_1 , Q_2 의 컬렉터 전류가 같고, 출력전압은 0V가 아니면 안되지만, 미소하게나마 전압이 발생한다. 이것이 입력 바이어스 전압이라 한다. 먼저 입력 바이어스 전류의 영향을 생각한다. 그럼 3에서 입력 바이어스 전류의 영향을 고려한 반전 증폭기이다. 데이터 시트에 기재되어 있는 입력 바이어스 전류는 양음 바이어스 전류 합의 $1/2$, 즉 평균 전류로 전위되어 있다. 그 값은 수 nA에서 수 μ A정도의 값으로 된다. 이상적인 증폭기와 달리, 바이어스 전류 I_b 가 마이너스 입력단자에 유입되기 때문에 입력신호 V_1 의 출력 임피던스를 0Ω 으로 하면,

$$V_0 = \left(-\frac{R_3}{R_1} V_1 \right) - \left(\frac{R_1 R_2}{R_1 + R_2} \right) \times I_b \quad \dots \dots \dots \quad (7)$$

로 R_1 과 R_2 의 병력 저항분에 바이어



(그림 3) 입력 바이어스 전류의 영향

스 전류를 곱한 만큼의 직류 오프셋이 출력되고 만다. 그래서, R_1 과 R_2 의 병렬 저항값을 비반전 입력단자에 접속하여 바이어스 전류의 영향을 상쇄한다.

$$R_3 = \frac{R_1 R_2}{R_1 + R_2} \dots \quad (8)$$

다음에, 입력 오프셋 전류의 영향을 생각한다. 직류분을 제거하기도 한다. 이상, 3가지 출력 오차의 원인에 대하여 자세히 살펴 보았다. 이들 영향은 다음에 나타낸 바와 같은 상태일 때에 각각의 영향이 크게 나온다.

- 입력 바이어스 전류

저항 R_- , R_+ 의 값이 다르고, 클 때

- 입력 오프셋 전압

고배율의 증폭을 원할 때

- ▶ 온도 드리프트에 의한 영향

온도의 변화에 의해, 입력의 트랜ジ스터

h_{fe} , V_{be} 에 변화가 발생한다.

h_{fe} 의 변화는 입력 오프셋 전류의 변화로 나타난다. 입력 바이어스 전류의 변화는 비반전 입력단자에 접속한 보정 저항의 값을 완전히 일치시킴으로써 온도 변화에도 대처 할 수 있다. 그러나, 입력 오프셋 전류는 온도에 의해 변화해 버리기 때문에 저항으로는 대처할 수 없다. V_{be} 의 온도변화는 입력 오프셋 전압의 변화로 되며, 이것도 저항값에 의한 보정되지 않는다. h_{fe} , V_{be} 의 온도계수와 같은 계수를 가지는 다이오드, 트랜지스터를 사용한 보정 회로를 구성하거나, 온도계수가 낮은 OP-AMP를 선택하게 된다.

(2) 디지털 처리

아날로그의 항에서 소개한 5가지의 관점에서, DSP에 의한 가산기를 검증한다.

DSP를 사용한 가산기로 표현하면

$$A_R = A_X O + A_Y O ;$$

이 프로그램은 L 채널의 입력과 R 채널의 입력을 가산하는 것이다.

- ▶ 전원전압 V_{CC} 와 입력전압 V_1 , V_2 의 크기 관계

디지털에서는 전원전압에 관계하지 않지만, 최대값, 최소값이 정해져 있다고 하는 경우가 있다. 설정 방법이 나쁘면 터무니없는 파형이 나오는 경우가 있으므로 주의가 필요하다. 계산에서 최대값을 넘었을 때의 처리 방법이 있다.

- ▶ 유한 증폭도에 의한 영향

디지털에서는 증폭도라고는 생각하지 않지만, 계산할 때 비트수의 제한이 있다. 또한, 계산 시에 단정도로 하는가, 배정도로 하는가에 따라서 오차에 차가 있다. 그리고 디지털에는 항상 LSB(최하위 비트)의 1/2 오차가 따라다닌다. 이것은 analog to digital에 대한 양자화는 1비트의 1/2을 스텝으로 하고, 이보다 큰 신호일 때는 1비트를 세우고, 작을 때는 비트가 세워지지 않기 때문이다. 먼저, 샘플링 주파수의 1/2 주파수(nyquist 주파수) 이하밖에 취급할 수 없다고 하는 제약이 따른다. 또한 샘플링 주파수의 1/2 이하의 주파수밖에 취급하지 않는다.

- ▶ 저항값의 오차에 의한 출력전압의 오차

비트수의 제한, 단정도, 배정도 계산에 의한

오차도 저항값의 오차에 비교하면, 작은 것이다.

▶ OP-AMP의 입력 오프셋 전류, 입력 오프셋 전압, 입력 바이어스 전류에 의한 오차와 같은 제품 개개의 차라는 것은 DSP에는 없다. 따라서, 같은 입·출력 비트수, 같은 내부 계산 비트수, 같은 계산 방법이며 DSP의 제품이 달라도 같은 계산값이 얻어진다. 단, A-D/D-A, 컨버터를 사용하여, 실제 신호를 DSP에서 가공하려고 해도 아날로그 요소가 너무 많아 같은 결과가 얻어진다고는 단정할 수 없다.

▶ 온도 드리프트에 의한 영향.

온도에 의한 변화가 없는 것이 DSP의 큰 특징이다. 그래도 DSP도 반도체이므로 계산속도가 약간 떨어지는 경우가 있다. 여유를 두고, 규격내의 클록을 사용하면, 영향은 없다.

2) 가감산 처리(감산회로)

(1) 아날로그 회로

감산회로의 OP-AMP에서의 구성은 그림 4과 같이 된다. $R_1 = R_2$ 로 하면 출력전압 V_o 는,

$$V_o = V_2 - V_1 \quad \dots \dots \dots \quad ⑨$$


감산회로에서는 가산회로와 같이 전원전압에 의한 입력신호의 크기 문제도 없고 확실히 동작한다. 단, mV order의 신호를 취급할 때에는 OP-A

MP의 출력 오프셋 전압의 크기에 주의할 필요가 있다. 또한, μ V order의 신호를 취급할 때에는 OP-AMP의 출력 노이즈의 크기에도 주의해야 한다.

(2) 디지털 처리

DSP의 가감산 처리로 표현하면

$$A_R = A_X O - A_Y O ;$$



(그림 4) 감산 회로

라고 쓰면 되므로 간단하다.


DSP를 사용하면 가산회로일 때와 마찬가지로 오버플로의 문제가 발생한다. 그러나, DSP를 사용하면 가산회로일 때와 마찬가지로, 오버플로의 문제가 발생한다. 감산 결과가 -1을 하회할 때, 설정에 따라 과형이 플러스와 마이너스 최대값에 순간적으로 반전해 버리는 일이 일어나기 때문에 ALU의 설정에 주의해야 한다.

3) 반파정류회로

(1) 아날로그 회로

반파정류 회로는 다이오드 1개로 구성할 수 있

다. 플러스 전압일 때 만 출력되고, 마이너스 전압일 때는 출력되지 않으며, 반파 출력이 마이너스 값으로 미소하지만, swing하고 있다. 이것은 다이오드의 순방향 전압 약 0.6V 이하의 전압에 대해서는 다이오드가 동작 하지 않는 것에 기인한다. 이 다이오드의 불감대에 대한 해결책은 그림 5과 같이 OP-AMP를 사용하여, OP-AMP의 큰 증폭도로 다이오드의 불감 전압을 억압하는 것



(그림 5) 반파정류 회로(이상적인 다이오드)
이다. 동작은 다음과 같이 된다.

OP-AMP는 반전 증폭의 형을 취하고 있기 때문에 입력신호가 마이너스 반주기에는 OP-AMP의 출력은 플러스로 된다. 그 때 다이오드 D_1 은 비도통이고, D_2 는 도통 상태가 된다. 이 때에, 부궤환 루프가 형성되어 $R_1 = R_2$ 라고 하면 입력 신호가 반전한 신호가 출력된다.

플러스 반주기에는 반대로 D_1 이 도통하고, D_2 가 비도통 상태로 되며, R_2 에 흐르지 않고 가상접지와 동전 위의 0V 출력으로 된다. 그 결과, 플러스의 반파추력이 얻어진다. 또, 그림에서 저항 R_P 는 OP-AMP의 오프셋 전압을 억압

하기 위한 저항으로, 다음식의 값으로 한다.

$$R_P = \frac{R_1 R_2}{R_1 + R_2} \dots \dots \dots \quad ⑩$$

(2) 디지털 처리

반파정류 회로를 DSP에서 동작시키기 위해 표현하면, 마이너스 반주기에서 출력을 0V로 하기 위해,

$$MR = MXO * MYO (SS) ;$$

$$AR = NOT AXO ;$$

$$IF LT MR = 0 ;$$


라는 구문을 사용했다.

MXO 와 -1을 곱하여 MR 에 출력하고, IF 문을 사용하기 위해 $AR = NOT AXO$;로 AND 플래그를 체크한다. DSP에서는 아날로그와 같은 다이오드의 불감대에 의한 전압의 변화는 보이지 않는다. 그러나, EZ-KIT의 출력이 컨덴서로 직류분을 커트하고 있으므로 파형 전체가 마이너스측으로 스윙되고 만다.

4) 승제산 처리(승산회로·…2체배 회로)

(1) 아날로그 회로

두 회로의 승산을 실현하기 위해서는 OP-AMP와 트랜지스터를 사용하여 구성한 대수 변환-역대수 변환회로를 이용하는 방법, OP-AMP와 FET의 소스-드레인간 저항을 이용하는 방법 등이 있다. 여기서는 간단하고 정확한 연산이 얻어지는 IC를 사용한 승산회로를 사용 한다. 바브라운사의 승제산용 IC "MPY634"를 사용한 승산기를 그림 6에 나타낸다. $0.1\mu F$ 와 $4.7 k\Omega$ 으로 직류를 커트하고 있다. X와 Y에 각각 신호를 입력하면, 출력에 승산결과가 나온다.



(그림 6) 승산기(2체배 회로)

여기서는 승산기의 응용으로, 두 입력단자에 동일한 sin파를 입력하고, 출력에 그 sin파의 2배의 주파수를 얻는 2체배 회로를 실험한다. 주파수가 2배로 되는 원리는 삼각함수의 다음 식에서 얻을 수 있다.

$$2\sin^2 = -\cos 2^{\alpha+1} \dots \quad (1)$$

주파수는 정확하게 2배로 되어 있지만, 신호의 크기는 반이하로 감소한다. 고주파에 대한 응답시 주파수는 100Hz에서도 충분히 응답하고 있다. I C를 사용하면 이렇게 간단하게 승산회로를 구성할 수 있으며, 성능도 충분한 것이 얻어진다.

(2) 디지털 처리

2체배 회로를 DSP로 구성하는 것은 간단한 것이다.

프로그램을 방법으로 표현하면

$$MR = MXO * MXO (SS) ;$$

로 수식으로 표현한 것이다.

주파수 200Hz 신호를 입력했을 때의 2체배 회로의 출력을 나타낸다. 주파수가 400Hz로 2배가 되고, 신호의 크기가 반으로 감소하고 있다. 또, 직류 성분은 D-A 컨버터의 직류 커트용 콘덴서를 사용한다.

다음 주파수를 높여 본다. 이때 주파수 15kHz의 신호를 입력했을 때의 출력신호는 원래 출력 주파수는 입력 주파수의 2배이어야 하지만, 2배인 30kHz로는 되지 않고 18kHz로 되어 버렸다. 이것은 샘플링 주파수(48kHz)의 1/2의 주파수(nyquist 주파수)까지 밖에 정상으로 재현될 수 없다고 하는(샘플링 정리) 때문이다. 나이퀴스트 주파수(24kHz) 이상의 주파수는 발생되지 않고, 반환되어 와서 다음 식과 같은 주파수가 발생된 것이다.


2체배하여 나이퀴스트 주파수에 가까워지는 11.5kHz를 입력한다. 이때 나이퀴스트 주파수 이 하이기 때문에 23kHz의 사인파가 얻어질 것이지만, 23kHz의 기본 주파수 성분을 낮은 주파수로

변조한 파형으로 되어 있다. 이것은 2배 될 때에 입력의 신호가 완전한 sin파가 아니기(일그러짐이 있는) 때문에 나이퀴스트 주파수 이상의 성분이 발생하여, 그 주파수 성분이 D-A 컨버터 후단의 아날로그 필터에서 제거되지 않고 나타났기 때문이다. 여러 가지 주파수를 바꾸어 웨울을 측정했더니, 10kHz의 입력까지가 실용범위라는 것을 알게 되었다. 나이퀴스트 주파수 부근까지의 높은 주파수를 취급할 때는 2배의 계산후에, 디지털 필터를 프로그램하여, 나이퀴스트 주파수이상의 성분을 잘라낸다.

5) 승제산 처리(승산회로…VCA)

(1) 아날로그 회로

승산회로의 용용으로 Voltage Controlled Amplifier(VCA)라는 것이 있다. 이것은 다음 같 이 X 단자에 컨트롤 하려는 신호를 넣고, Y 단자에 컨트롤용 직류 전압을 넣는다. 그렇게 함으로써 직류전압의 크기로 신호의 크기를 제어할 수 있다. 그럼 7에 입력신호 640mV를 1/8로 감쇠



(그림 7) 승산기(볼티지 컨트롤드 AMP)

했을 때의 직선성을 계측했다. X축이 입력 신호의 크기이고, Y축이 출력신호의 크기이다. 어느 쪽의 축도 원점에 가까운 쪽이 신호의 크기가 작고, 우측 상승부의 45° 직선에 가까울수록 성능이 좋은 것을 나타내고 있다. 측정결과에서는 70dB로 감쇠한 부근부터 직선성이 흐트러지고, 성능이 악화되는 것을 알수 있다. 악화된 원인은 2차 일그러짐 성분의 2kHz주파수가 상당히 출력되어, 일그러짐의 원인이 되고 있다는 것을 알았다.

(2) 디지털 처리

VCA를 DSP에서 프로그램으로 표현식은

$$MY0=0x1000;$$

$$MR=MX0^*MY0(SS);$$

이 MY0에 컨트롤용 직류 전압을 A-D 컨버터 등에 의해 디지털 값으로 변환하여 입력하면 VCA를 구성할 수 있다. 그러나, 여기서는 이 값을 프로그램내에 직접 작성하여 대용하고 있다. DSP에서 1/8로 한 VCA의 직선성에 있으며, 아날로그에 비해 성능이 얻어졌다. -80dB까지는 직선으로 간주할 수 있다. 다음에 FET 해석을 한다. 그럼 16이 그것이며, 2kHz의 2차 고조파는 아날로그 때보다 낮고, DSP의 직선성이 좋았던 원인이 여기에 있다. 또한, 전체의 노이즈도 -110db 이하로, S/N(신호와 잡음의 비율)도 양호하다는 것을 알았다. 앞의 아날로그로 구성한 VCA에서 보다 좋은 성능을 구하기 위해서는 회로구성을 바꾸거나 IC를 바꾸거나 온도를 관리해야 하며, 점점 회로 규모가 확대되어 간다. 그러나, DSP에서는 프로그램의 연구만으로 성능을 개선할 수 있다. 그것은 noise shape라는 방법이다. 이것은 오차의 분포형을 바꾸어 필요한 신호 대역의 노이즈를 삭감, 그 양의 노이즈를 대역 밖으로 밀어내어, 그

신호 대역내에서의 성능을 높이는 기술이다. 보통의 프로그램에서는 저주파로부터 고주파까지 일정한 노이즈가 분포하고 있다. 필요한 신호 대역내에서, 이 노이즈보다 작은 신호는 노이즈에 파묻혀 노이즈인지 신호인지를 구별할 수 없게 된다. 전체 노이즈의 양은 줄일 수는 없지만, 필요한 신호대역내의 노이즈를 밖의 대역으로 가져가 주면, 신호대역내에서는 노이즈가 내려가고 S/N, 직선성을 개선할 수 있다. 그러나, 고역에서는 노이즈가 증가하는 것이므로, S/N, 직선성은 악화한다. 그러나, 노이즈가 증가한 고역을 필터로 잘라내면, 전체의 S/N, 직선성도 개선할 수 있는 것이다. 실제 DSP에 의한 승산기의 연산 비트수의 구성하면, 16비트의 입력에 16비트의 승산정수를 곱하고, 32비트의 내부 연산어장으로 계산한다.

그러나, 출력의 D-A 컨버터는 16비트이기 때문에 양자화기에서는 32비트였던 연산어장을 16비트로 끊어버리지 않으면 안된다. 승산 정수는 작아질수록 16비트로 표현하는 유효자리수가 줄어든다. 실제 사인파에서 생각하면 3비트나 4비트로 사인파를 나타내게 되며, 출력파형은 떨게 되고 일그러짐이 악화한다. 이것이 비트 누락이라는 것이다.

◆ C 언어에 의한 프로그램 개발에 있어서 프로그램의 분류방식은 다음과 같다.

- 고급언어 : 번역(컴파일러) 방식 - C, 파스칼, 포트란
- 통역(인터프리터) 방식 - 베이직, 로고
- 저급언어 : 어셈블리 언어
 기계어

1) 저급언어란 기계언어를 말하며 기계어는 직접

실행되나 기호에 불과한 어셈블리 언어는 기호를 그에 해당하는 기계어를 이야기하며, 이 어셈블리 작업을 어셈블리가 처리한다. 번역이나 통역이라 하지 않고 어셈블리라 하는 이유는 어셈블리어의 기호와 그에 해당하는 기계어가 일대일로 대응하기 때문에 어셈블리는 단순히 어셈블리어의 기호를 그에 해당하는 기계어로 대치하는 기능을 하기 때문이다.

2) 고급언어란 사람의 관점에서 보아하는 고수준. 고수준 언어는 번역방식과 통역방식이 있다. 실행하는 것으로 베이직 언어다. 실행시 인터프리터(통역기)는 매 한줄씩을 그에 해당하는 기계어로 통역하여 실행한다. 통역방식은 그 구조의 간단하여 널리 쓰이나 매번 실행할 때마다 인터프리터가 통역을 해야하므로 번거롭고 속도가 떨어지는 단점이다.

이에 비해 번역방식은 전체 프로그램을 한꺼번에 기계어로 번역한 다음 번역에 끝나면 실행에 옮긴다. 따라서 일단 한번 번역된 프로그램은 실행할 때마다 다시 번역할 필요가 없다는 장점이 있다. 또한 프로그램은 실행할 때마다 다시 번역할 때 필요가 없다는 장점이 있다. 또한 프로그램을 부분으로 나누어 번역한 후 하나로 뭉쳐(링크) 실행 파일을 만드는 것이 가능하다.

컴파일이란 C 소스 프로그램을 기계어로 된 오브젝트 파일로 번역하는 과정이다. 컴파일라는 관례적으로 C 소스 파일을 기계어로 번역하여 .obj의 확장명을 갖는 오브젝트 파일을 번역하는 과정이다. 컴파일러는 일반적으로 C의 확장명을 갖는 파일을 기계어로 번역하여 obj의 확장명을 갖는 오브젝트 파일을 만든다. 이 파일을 다른 목적으로

로 사용하기 위해서는 재배치가 가능하고 다른 파일과 연결될수 있도록 절대 주소가 아니라 상대주소를 갖도록 번역했기 때문이다.

링크 재배치가 가능하고 다른 파일과 연결될 수 있도록 번역된 오브젝트 파일은 실행에 필요한 다른 파일과 연결하고 절대 주소로 재배치해야한다. 이러한 과정을 링크라 한다.

라이브러리 링커는 표준 라이브러리와 필요한 라이브러리들을 실행 파일 안에서 첨가하는데 여기서 라이브러리라 함은 오브젝트 중에서 많이 사용되고 필수적인 것들만을 모아 좋은 파일을 말한다.

실행 컴파일과 링크를 거쳐 만들어진 실행 파일은 DOS, Unix등의 OS상에서는 프로그램을 메모리에 싣고 변수를 초기화 하는등의 필수적인 준비 과정을 처리하기 때문에 직접 실행한다. 그러나 대부분의 소규모 마이크로프로세서 시스템에서는 OS가 없기 때문에 개발된 프로그램은 에뮬레이터를 통하여 다운 로딩하거나 ROM으로 구워서 실행한다.

형식변환 실행화일은 형식을 이해하는 OS나 에뮬레이터상에서는 직접 메모리에 실어 실행 할수 있지만 ROM에서 실행하려면 ROM으로 구워야한다. 그러나 ROM 라이터는 CPU마다 다른 실행화일의 형식을 이해하지 못하므로 실행화일을 ROM 라이터가 이해할수 있는 형식으로 변환해야 한다.

참고문헌

1. Digital Signal Processing and the Microcontroller
Dale Grover & John R. Deller
Prentice Hall 1999
2. TMS320C3x User's Guide 1, 2
Texas Instruments
3. C언어로 쉽게 쓰는 TMS320C31
박귀태, 이상락
고려대학교 전기공학과 자동제어연구실
4. 전자기술 95. 10호
5. DSP Integrated Circuits
Lars Wanhammar
ACADEMIC PRESS 1999
6. 초보자를 위한 DSP (TMS320C50)
차영배
다다미디어 1998
7. 디지털 신호처리의 기초와 DSP 응용실무
박선호
동역메카트로닉스연구소
8. Digital Signal Processing with C and the TMS320C30
Ralph Chassaing
JOHN WILEY & SONS