한국정보과학회논문지:시스템및이론 (Journal of KIISE:Computer Systems and Theory)

한국정보과학회 (Korean Institute of Information Scientists and Engineers)
권호 표지

저전력설계를 위한 공통 표현의 추출

Extraction of Common Expressions for Low Power Design

  • 황민 (전남대학교 전산학과, 기초과학연구소) ;
  • 정미경 (전남대학교 전산학과, 기초과학연구소) ;
  • 이귀상 (전남대학교 전산학과, 기초과학연구소)
  • 발행 : 2000.01.15
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 논리합성 단계에서의 전력최소화를 위한 새로운 전력소모함수를 제안하고 이의 공통표현추출 과정에의 적용방법에 대해 기술한다. 제안된 새로운 전력소모표현은 노드의 표현 및 구현이 복합게이트(complex gate)로 이루어진다는 가정아래 각 노드에서의 정전용량(capacitance)과 그 스위칭 활동량(switching activity)을 반영하되 정전용량은 노드의 입력 수에 비례한다고 가정한다. 공통 표현 추출, 즉 커널(kernel) 과 큐브(cube) 추출은 사각형 커버링(rectangle covering) 문제로 변환될 수 있으며 본 논문에서는 이러한 과정에서 각 노드의 전력소모 표현을 어떻게 이용하는지 기술하고 실험을 통해 SIS-1.2의 결과와 비교한다.

In this paper, we propose a new method for power estimation in nodes of multi-level combinational circuits and describe its application to the extraction of common expressions for low power design. Extracting common expressions which is accomplished mostly by the extraction of kernels and common cubes, can be transformed to the problem of rectangle covering. We describe how the newly proposed estimation method can be applied to the rectangle covering problem and show the experimental results with comparisons to the results of SIS-1.2.

키워드

참고문헌

  1. 'SIS: A system for sequential circuit synthesis,' Report M92/41, UC Berkeley, 1992
  2. K.Roy, S.C.Prasad,'Circuit Activity Based Logic Synthesis for Low Power Reliable Operations,' IEEE Transactions of CAD, Dec. 1993, pp.503-513 https://doi.org/10.1109/92.250198
  3. S.man, M.Pedram, 'Multi-level Network Optimization for Low Power,' ICCAD, 1994, pp. 372-377
  4. S.Iman, M.Pedram, 'Logic Extraction and Factorization for Low Power,' DAC. 1994, pp.248-253 https://doi.org/10.1109/DAC.1995.250099
  5. Rohfleisch, et. al, 'Reducing Power Dissipation after Technology Mapping by Structural Transformations,' DAC, 1996, pp.789-794 https://doi.org/10.1145/240518.240667
  6. S.Iman, M.Pedram, 'POSE: Power Optimization and Synthesis Environment,' DAC, 1996, pp.21-26
  7. R.K.Brayton et. al, 'MIS: A Multiple-Level Optimization System,' IEEE Transactions on CAD, vol. CAD-6, no. 6, Nov., 1987, pp.1062-1080
  8. R.K.Brayton, G.D.Hachtel, A.L.Sangiovanni-Vincentelli, 'Multilevel Logic Synthesis,' Proceedings of IEE, vol. 78, no. 2, 1990, pp.264-300 https://doi.org/10.1109/5.52213
  9. J.Rabaey and M.Pedram, Low Power Design Methodologies, Kluwer Academics Publishers, 1996. p.10, p.26
  10. J.Fishburn et. al, TILOS : A Posynomial Programming Approach to Transistor Sizing, ICCAD, 1985 pp.326-328
  11. M.Borah et. al, Transistor Sizing for Low Power CMOS Circuits, IEEE TCAD, Nov, 1996, pp.665-671 https://doi.org/10.1109/43.503935
  12. S.Devadas and S.Malik, 'A Survey of Optimization Techniques Targeting Low Power VLSI Circuits,' DAC, pp. 242-247, 1995 https://doi.org/10.1109/DAC.1995.250098
  13. R.Marculescu, D.Marculesc and M.Pedram, Switching Activity Analysis Considering Spatiotemporal Correlations, ICCAD, 1994