

# 플립 칩의 기하학적 형상과 구성재료의 변화에 따른 효과 Effect by Change of Geometries and Material Properties for Flip-Chip

권 용수\*, 최 성렬\*\*  
Yong-Su Kwon\*, Sung-Ryul Choi\*\*

## <Abstract>

Multichip packages are comprised of dissimilar materials which expand at different rates on heating. The differential expansion must be accommodated by the various structural elements of the package. A types of heat exposures occur operation cycles. This study presents a finite element analysis simulation of flip-chip among multichip. The effects of geometries and material properties on the reliability were estimated during the analysis of temperature and thermal stress of flip-chip. From the results, it could be obtained that the more significant parameters to the reliability of flip-chip are chip power cycle, heat convection and height of solder bump.

**Key words:** Multichip Module, Flip-Chip, FEM, Reliability,  
Thermal stress, Coefficient of Heat Convection

## 1. 서 론

전자산업의 발달은 작은 부피에서 성능이 우수하고 기능이 많은 제품을 생산하는데 주력하고 있으며, 이는 미소전자부품산업과 재료산업의 발전으로 반도체의 집적도를 증가시켜 부피가 작은 전자제품을 만들 수 있게 되었다. 미소부품 생산을 위한 패키징(packaging) 기술은 하나의 칩만으로 패키징하는 단일 칩(single chip) 패키징보다 여러 개의 칩을 패키징하는 다중 칩 모듈(MCM : multichip module) 패키징 기술로 발전하고 있다. 다중 칩 모듈은 단일 칩과 다르게 반도체 칩들을 미세 패턴이 형성

된 기판(substrate)에 직접 실장(assembly)한 뒤 이를 PCB(printed circuit board)기판에 실장하므로, 단일 칩보다 반도체 칩간 거리가 좁혀지게 됨으로써 집적화 및 신호처리를 향상시킬 수 있다. 그러나 다중 칩 모듈은 높은 집적도로 인하여 패키지에서 발생하는 열량이 많아서 새로운 신뢰성(reliability) 문제가 나타나고 있다. 단일 칩 패키지는 패키지를 기판에 실장할 때 패키지가 고온( $210^{\circ}\text{C} \sim 260^{\circ}\text{C}$ )에 노출되어 열응력이 발생함으로써 신뢰성 문제가 발생하지만, 다중 칩 모듈은 칩의 파워(power)가 매우 높고 변화가 심해 열응력 및 열 피로에 대한 신뢰성 문제가 생긴다.

\* 정희원, 경북도립 경도대학 차량기계학과 전임강사, 工博  
E-mail: yskwon@mail.kyongdo.ac.kr

\*\* 영남대학교 기계공학부 교수, 工博  
E-mail: srchoi@yu.ac.kr

\* Full-time Lecturer, Dept. of Vehicles Mechanics,  
Kyongdo Provincial College, Ph. D  
\*\* Professor, School of Mechanical Engineering,  
Yeungnam Univ., Ph. D

다중 칩 모듈은 주로 기판 위에 도체와 절연체로 구성된 얇은 필름(film)이 여러 겹으로 되어있고 그 위에 반도체 칩이 있으며, 반도체 칩과 배선망을 연결하는 방식에 따라 반도체 칩을 접착제로 접착(bonding)한 후 와이어(wire)로 연결하는 와이어 본딩, 도선(beam lead)으로 연결하는 TAB(tape automated bonding), 반도체 칩을 접착하지 않고 반도체 칩과 배선망 사이에 솔더 범프(solder bump)를 이용하는 플립 칩(flip-chip) 방식이 있다[1-4]. 이들 중에서 현재는 접착화 및 신호처리에 유리한 플립 칩이 많이 사용되고 있다. 따라서 본 연구에서는 다중 칩 모듈 중 Fig. 1과 같은 플립 칩을 모델로 선정하였다.

반도체 칩의 정상적인 작동은 100°C이하에서 유지되는 것으로 보며, 이를 위해서 패키지의 열량을 적절히 발산시켜야 한다. 패키지에서 발생되는 열로 인해 발생하는 신뢰성 문제는 다중 칩 모듈 구성 재료간의 열팽창계수가 다음으로 인한 열 응력으로 서로 다른 재료가 접합되어 있는 계면(interface)의 파괴(fracture)현상이 있다[1-4].

다중 칩 모듈에서 일어나는 계면파괴현상은 주로 반도체 칩 아래의 솔더 범프, 얇은 필름(thin film)의 박리(delamination), 신호전달을 위한 도체의 박리 등이 있다. 먼저 칩 아래의 솔더 범프에서는 칩에서 발생하는 열로 인해 크립(creep)현상을 가져오고, 칩 파워(power)의 변화에 따라 열량의 변화가 발생하여 피로(fatigue)현상을 함께 유발한다. 또한 얇은 필름과 신호전달을 위한 도체에서도 솔더펌프에서 전달되는 열량의 변화가 열 응력의 변화를 가져와 피로현상을 유발함으로써 충간박리 및 파괴현상을 일으키고 있다[1-4].

본 연구에서는 다중 칩 모듈의 신뢰성 평가를 위한 작업으로서, 구성재료 및 기하학적 형상의 변경이 플립 칩의 신뢰성에 미치는 영향을 평가하였다. 평가기준은 다중 칩 모듈의 기하학적 형상의 변경과 구성재료의 물성치를 변경함으로써 발생하는 반도체 칩 내의 최대 온도와 솔더범프에 나타나는 열 응력의 크기를 비교하였다. 이때 열응력은 Mises 응력의 크기로 비교하였으며, 열 전달 및 열 응력 해석은

유한요소해석 상용패키지인 ABAQUS를 이용하여 수치해석 하였다.




Fig. 1 Geometry of Multi-Chip Module

## 2. 수치 모델

본 연구의 대상으로 삼은 다중 칩 모듈은 Fig. 1과 같은 형태이며, 기하학적 축 대칭성을 이용하여 한 개의 반도체 칩 중 절반만 모델링 하여 해석하였다. 본 연구에서는 다중 칩 모듈의 설계변경이 신뢰성에 미치는 영향을 파악하기 위하여, 다중 칩 모듈의 재료와 기하학적 형상의 변경으로 인한 반도체 칩 내의 최대온도와 솔더범프에서 나타나는 Mises 응력의 크기를 계산하였다. 실제 다중 칩 설계는 칩의 최대온도가 100°C를 넘지 않아야 하고 솔더범프의 열 응력이 최소가 되어야 한다는 설계상의 제한 조건을 가지고 있다. 다중 칩의 기하학적 형태는 현재 사용되어지고 있는 칩 중 하나로 결정하였고[1], 한 개의 칩에 13×13개의 솔더범프(solder bump)가 있는 경우로 하였다. 솔더범프의 해석은 온도에 따른 점소성 효과를 고려하지 않고 탄성으로만 해석하였다. 이로 인해 온도해석에는 별 영향이 없으나, 온도가 상승하면서 솔더범프에 걸리는 실제 응력은 수치 해석한 결과값보다는 낮은 값이 될 것이다. 솔더범프 아래의 얇은 필름은 해석의 편의상 단일재로 보았으며, 기판(substrate)의 경우는 주로 사용되고 있는 세라믹(SiC)과 알루미나(Al<sub>2</sub>O<sub>3</sub>)의 경우를 해석하였다.

기판 아래의 열 전달을 고려하기 위해 히트싱크(heat sink)를 두었으며, 히트싱크의 재료는 에폭시 수지(epoxy resin)로 하였고, 히트싱크 아래 부분의 온도는 일정하다고 가정하고 열 전달 해석을 하였다. 이와 같은 열 전달 및 열

온도 해석은 유한요소 상용패키지인 ABAQUS를 이용하였으며 실제 모델링한 모양은 Fig. 2에 나타난 바와 같다.

온도 해석을 위한 모델은 반도체 칩 전체를 발열부로 하였고 칩 표면에서 직접 열 대류(heat convection)가 일어난다고 가정하였으며, 히트싱크 아래 부분의 온도를 실온(room temperature)으로 두었다. 그 외의 모든 부분은 단열로 하였다. 또한 모든 접합면은 완전히 접합되었다고 가정하였고, 각 부분의 재료 상수값은 Table 1에 나타내었으




Fig. 2 FEM Model of Multichip

Table 2 Material Property[1]

	$\rho$ (kg/m <sup>3</sup> )	k (W/m °C)	c (J/kg °C)	E (GPa)	$\nu$	CTE (ppm/ °C)
Si	2330	150	727.3	187	0.25	2.6
Pb	11680	36	130	30.3	0.3	25
Poly-imide	1400	0.2	1050	3	0.37	50
$\text{Al}_2\text{O}_3$	4000	20	877.8	260	0.32	7.3
Epoxy	1820	0.67	1884	12.8	0.25	16
SiC	3160	150	675	200	0.25	4
Cu	8960	393	385.5	129	0.34	17

며, 각 재료 상수값의 변화와 기하학적 형상의 변화에 의한 반도체 칩 내 최대온도와 솔더빔프의 Mises응력 크기를 비교하여 다중 칩의 신뢰성을 평가하였다.

### 3. 결과 및 고찰

다중 칩 모듈이 Table 1과 같은 물성치를 가지고 있을 때, 재료 상수값과 기하학적 형상을 변화시켜 가면서 온도와 열 응력을 수치 해석하였다. 반도체 칩 윗면에서 일어나는 대류를 액침자연대류방식인  $2 \times 10^{-3} \text{ W/mm}^2\text{°C}$  정도로 고정하였고, 기판의 재료는 세라믹 혹은 알루미나를 사용한 경우를 각각 비교하였다.

다중 칩 모듈의 경우는 칩의 파워(power)




Fig. 3 Max. Temperature versus Chip Power




Fig. 4 Max. Stress versus Chip Power

가 온도발생의 가장 큰 원인이므로, 칩의 파워

를 0.1에서부터  $0.5\text{W/mm}^2$ 까지 변화시켰으며 이때 칩 내부에서 나타나는 최대온도변화를 Fig. 3에 나타내었다. 칩 파워의 변화에 대해 칩 내부의 최대온도변화가 선형적으로 변하고 있음을 보여준다. 기판 재료에 따라서 나타나는 변화의 양상은 세라믹인 경우나 알루미나인 경우나 차이가 없음을 보여주고 있다. 칩 내부의 최대온도가  $100^\circ\text{C}$ 를 넘는 경우는 칩의 기능이 정상적으로 이루어지지 않으므로, Fig. 3에 보는 바와 같이 칩의 파워가  $0.5\text{ W/mm}^2$  인 경우는 반도체 칩 내부

온도가  $100^\circ\text{C}$ 를 넘고 있기 때문에 칩 윗면의 대류는 현재의  $2 \times 10^{-3}\text{W/mm}^2\text{C}$ 보다 높은 다른 대류방식을 채택하여야 한다.

Fig. 4는 칩의 파워의 변화에 따른 솔더범프의 최대 응력값을 나타내었다. 칩 파워의 변화에 솔더범프의 최대 응력값이 선형적으로 변하고 있으며, 기판 재료에 따라서도 그 변화의 양상이나 솔더 범프의 최대응력값이 거의 같음을 보여주고 있다. 이것은 Fig. 3에 나타난 경향과 일치하고 있다.

Fig. 5는 칩 파워를 동일하게 두고 반도체 칩의 간격을 변화시켰을 때 나타나는 칩 내의 최대온도를 보여주고 있다. 반도체 칩과 칩간의 거리가 떨어질 수록 칩 내부의 최고온도는 낮아지고 있으나, 기판 재료에 따라서는 그 값의 차이는 나타나지 않았다.

Fig. 6은 칩 파워를 동일하게 두고 반도체 칩의 간격을 변화시켰을 때 나타나는 솔더범프의 최대응력값을 보여주고 있다. 반도체 칩과 칩간의 거리가 떨어질 수록 솔더범프의 최대응력값은 조금씩 낮아지고 있으나, 기판 재료에 따라서는 그 값의 차이가 나타나지 않았다.




Fig. 5 Max. Temperature versus Chip Distance for Chip Power




Fig. 6 Max. Stress versus Chip Distance for Chip Power




Fig. 7 Max. Stress versus Height of Solder Bump for Chip Power

Fig. 7은 칩 아래 부분에 있는 솔더범프의 높이를 변화시키면서 솔더범프에 나타나는 최대응력값을 비교하여 나타낸 것이다. 솔더범프의 높이가 높아질 수록 솔더 범프내의 최대응력값은

낮아지고 있음을 보여준다. 만일 해석에서 솔더 범프의 점소성을 고려한다면 솔더범프에서 나타나는 실제의 최대응력값은 Fig. 7에서 나타난 값보다는 작게 나타날 것이나, 솔더범프의 높이에 따른 최대응력값의 변화 양상은 비슷하게 나타날 것이다.

Fig. 8은 반도체 칩의 크기를 변화시켰을 때 나타나는 열응력 값의 변화를 나타내었다. 반도체 칩의 크기가 커질수록 솔더범프




Fig. 8 Max. Stress versus Chip Size for various Chip Power




Fig. 9 Max. Temperature versus Cu/Polyimide(%) of Thin Film for Chip Power

에 나타나는 최대응력값도 조금씩 커지고 있음을 알 수 있다. 이것은 칩의 크기가 커짐으로

인해 열이 발생하는 발열부가 커짐으로 인해 나타나는 결과이다.

Fig. 9는 플립 칩의 솔더범프 아래에 있는 얇은 필름에 구리를 함유한 울에 따라서 칩 내부의 최대온도가 변화하는 것을 나타낸 것이다. 얇은 필름은 폴리이미드(polyimide)를 4~5겹으로 적층(laminate)을 하고, 각 적층부 사이에 신호전달을 위한 도체("via"라고 함)가 있다. 이 도체의 재료는 주로 전기적인 성질이 좋은 구리가 사용된다. 따라서 얇은 필름의 해석은 도체 부분까지 상세히 모델링 하여야 하지만 해석의 대상이 칩 내부의 온도변화와 솔더범프의 응력값이므로 편의상 단일재로 가정하고 해석을 하였다. Fig. 9에서는 얇은 필름인 폴리이미드에 구리가 1%~5%까지 혼합된 경우로 가정하여 재료를 변화시켜 보았다. 이때 재료상수의 변동은 복합재료의 거동을 해석하는데 많이 사용되는 혼합법칙을 이용하여 결정하였다. Fig. 9에 나타난 바와 같이 얇은 필름이 폴리이미드로만 구성된 것보다는 1%의 구리가 있을 때 반도체 칩 내부의 최대온도는 작아짐을 보이고 있으나, 구리가 1%이상인 경우에는 칩 내부의 최대온도가 변하지 않음을 보여주고 있다.




Fig. 10 Max. Stress versus Cu/Polyimide(%) of Thin Film

Fig. 10은 얇은 필름에 혼합된 구리의 비율에 따라서 솔더범프에 나타나는 최대응력값을 나타낸 것이다. 구리의 함유량이 1%인 경우에는

반도체 칩 내의 최대온도가 낮아지므로 인해 최대응력값은 줄어들고 있으나, 구리의 함유량이 1%이상인 경우에는 솔더범프의 최대응력값이 오히려 조금씩 증가함을 보이고 있다. 이것은 얇은 필름에 구리의 함유량이 증가함으로 인해 얇은 필름 전체의 영계수(Young's Modulus)값이 증가하기 때문인 것으로 보인다. 따라서 도체의 설치는 열 방산 효과와 열 응력을 모두 고려한 최적의 상태를 찾아 선택하여




Fig. 11 Max. Temperature versus Coefficient of Heat Convection of Chip




Fig. 12 Max. Stress versus Coefficient of Heat Convection of Chip

야 할 것이다.

Fig. 11과 Fig. 12는 반도체 칩 윗면의 열 대류값을 변화시켜 보았을 때, 반도체 칩 내부의 최대온도와 솔더범프에 나타나는 최대응력값의 변화를 보여준다. Fig. 11에 보는 바와 같이 칩

의 열 대류값에 따라 칩 내부의 최대 온도의 변화가 크게 나타나고 있으며, Fig. 12에 보이는 바와 같이 솔더범프의 최대응력값의 변화도 크게 나타나고 있음을 알 수 있다. 따라서 다중 칩 모듈의 신뢰성은 반도체 칩에서 발생된 열을 가장 효과적으로 방출시키는 방법이 선행되어야 한다.

#### 4. 결 론

다중 칩 모듈 중 현재 가장 널리 사용되고 있는 플립 칩 형태를 모델로 하여 온도해석 및 열 응력 해석을 하였다. 해석의 방법은 유한요소해석을 이용한 수치해석을 하였으며 다음과 같은 결론을 얻을 수 있었다.

첫째, 반도체 칩의 파워변화에 따른 칩 내부의 최대온도변화는 선형적으로 증가하고 있었다. 또한 칩의 파워가 0.5W/mm<sup>2</sup>인 경우에는 기판의 재료가 세라믹 혹은 알루미나를 사용한 경우 칩 내부의 최대온도가 100°C 이상이 되고 있으므로 열 대류값이  $2 \times 10^{-3}$ W/mm<sup>2</sup>°C 이상인 냉각방식을 선택하여야 한다.

둘째, 플립 칩의 신뢰성 검토는 반도체 칩 내부의 최대 온도값과 솔더범프의 최대응력값을 비교 검토하였으며, 이로부터 플립 칩의 신뢰성에 영향을 미치는 인자는 칩의 파워, 발열하는 칩의 냉각방식이고, 다음으로는 솔더범프의 높이다.

셋째, 얇은 필름의 해석에서는 구리 함유량이 1%이하인 경우 반도체 칩 내부의 최대온도가 낮아졌으나 1%이상인 경우에는 변화가 없었으며, 솔더범프에 나타나는 최대응력값은 구리혼합률이 1%이상인 경우, 반도체 칩 내부의 최대온도가 변화지 않음에도 불구하고 오히려 조금씩 증가하였다. 따라서 얇은 필름사이에 설치되는 신호전달용 도체는 열 방산 효과와 열 응력 효과를 고려한 최적조건을 찾아 선정해야 한다.

#### 참고문헌

- 1) M. Pecht., A. Dasgupta., J. W. Evans. and J. Y. Evans., *Quality Conformance and*

*Qualification of Microelectronic Packages and Interconnects*, A Wiley-Interscience Publication. (1994)

- 2) R.R.Tummala, E.J.Rymaszewski and A.G. Klopfenstein, *Microelectronics Packaging Handbook Part I*, Chapman & Hall. (1997)
- 3) R.R.Tummala, E.J.Rymaszewski and A.G. Klopfenstein, *Microelectronics Packaging Handbook Part II*, Chapman & Hall. (1997)
- 4) R.R.Tummala, E.J.Rymaszewski and A.G. Klopfenstein, *Microelectronics Packaging Handbook Part III*, Chapman & Hall. (1997)
- 5) H. Lee, and Y.Y.Earmme, "A Fracture Mechanics Analysis of the Effects of Material Properites and Geometries of Components on Various Types of Package Cracks," *IEEE Trans. on Components, Packsging Manufacturing Technology*, Vol. 19, pp. 168-178 (1996)
- 6) S. Liu and Y. Mei., "Behavior of Delaminated Plastic IC Packages Subjected to Encapsulation Cooling, Moisture Absorption, And Wave Soldering," *IEEE Trans. on Components, Packsging Manufacturing Technology, Part A.*, Vol. 18, pp. 634-645 (1995)
- 7) Nguyen, L. T., Gee, S. A. and Bogert, W. F., "Effecfs of Configuration on Plastic Package Stresses," *ASME J. of Electronic Packaging*, Vol. 113, pp. 397-404, (1991)
- 8) *ABAQUS user's manual*, Hibbit, Karlsson & Sorensen, Inc. (1998)

---

(1999년 12월27일 접수, 2000년 2월25일 채택)