An Efficient Datapath Placement Algorithm to Minimize Track Density Using Spectral Method

스팩트럴 방법을 이용해 트랙 밀도를 최소화 할 수 있는 효과적인 데이터패스 배치 알고리즘

  • 성광수 (영남대학교 전기전자공학부)
  • Published : 2000.02.01

Abstract

In this paper, we propose an efficient datapath placement algorithm to minimize track density. Here, we consider each datapath element as a cluster, and merge the most strongly connected two clusters to a new cluster until only one cluster remains. As nodes in the two clusters to be merged are already linearly ordered respectively, we can merge two clusters with connecting them. The proposed algorithm produces circular linear ordering by connecting starting point and end point of the final cluster, and n different linear ordering by cutting between two contiguous elements of the circular linear ordering. Among the n different linear ordering, the linear ordering to minimize track density is final solution. In this paper, we show and utilize that if two clusters are strongly connected in a graph, the inner product of the corresponding vectors mapped in d-dimensional space using spectral method is maximum. Compared with previous datapath placement algorithm GA/S $A^{[2]}$, the proposed algorithm gives similar results with much less computation time.

본 논문에서는 트랙 밀도를 최소화할 수 있는 효과적인 데이터패스 배치 알고리즘을 제안한다. 주어진 n개의 데이터패스 element 각각을 한 개의 클러스터라 놓고 이들 클러스터 중 가장 강하게 연결된 두 개를 선택하고 병합하는 과정을 한 개의 클러스터만 남을 때까지 반복한다. 병합될 두 클러스터내의 element들은 이미 각각 선형배열되어 있으므로 병합 시 이 두 선형배열을 연결하면 되며, 최종적으로 남은 클러스터의 선형배열의 처음과 끝을 연결하면 회전선형배열을 만들 수 있다. 이 회전선형배열에서 인접한 두 element 사이를 절단하면 서로 다른 n개의 선형배열을 만들 수 있으며 제안된 알고리즘에서는 이들 중 트랙밀도가 가장 낮은 선형배열을 선택한다. 본 논문에서는 스펙트럴방법을 이용해 d차원에 사상시킨 벡터의 내적이 최대가 되면 대응되는 두 클러스터가 강하게 연결되었음을 보였으며, 이를 이용해 병합될 두 클러스터를 찾는다. 기존 GA/SA/sup [2]/방법과 비교하여 제안된 방법은 트랙밀도 면에서 유사한 성능을 내지만 수행시간 면에서 상당히 향상되었다.

Keywords

References

  1. Neil H.E. Weste and Kamran Eshraghian, Principles of CMOS VLSI design, Addison Wesley, p.513, 1992
  2. J.S.Yim and C.M.Kyung, 'Datapath layout optimization using genetic algorithm and simulated annealing', IEE Proc. Comput. Digit. Tech., vol. 145, no. 2, pp.135-141, March 1998
  3. Y. Tsujihashi, H. Matsumoto, H. Nishimaki, H. Nako, O. Kitada, S. Iwada, S. Kayano, and M. Sakao, 'A high-density datapath generator with stretchable cells', IEEE JSSC, 1994, 29, (1), pp.2-7
  4. H. Imahashi, K. Okujima, H. Ido, H. Ariyoshi, and I. Shirakawa, 'Optimization algorithms of a datapath with reversible elements', Proceedings of IEEE APC-CAS, 1992, pp. 196-200
  5. C.M.Kyung, 'HK386: an x86-compatible 32bit ClSC microprocessor', Proceedings of ASP-DAC'97, 1997, pp.661-662
  6. J. S. Yim, YH. Hwang, C.J.Park, H.Choi, W.S.Yang, H.S.Oh, I.C.Park, C.M.Kyung, 'A C-based RTL design verification methodology for complex microprocessor', Proceedings of ASP-DAC, 1997, PP.83-88 https://doi.org/10.1145/266021.266040
  7. C.J.Alpert and S.Z.Yao, 'Spectral partitioning : The more eignevectors, the Better' , Proc. ACM/IEEE Design Automation Conf., pp. 195-200, 1995
  8. 성광수, '회로 결선도 분할을 위해 점진적 병합을 이용한 선형배열', 대한전자공학회논문집 제 32권 C편 제 9호 9월 pp. 699-706, 1998년 9월
  9. M.R.Garey and D.S.Johnson, 'Computers and intractability: a guide to the theory of NP-completeness', W.H.Freeman and Co., SF, 1979
  10. S.Kang, 'Linear ordering and application to placement', Proc. of the 20th DAC, pp. 457-464, 1983
  11. M.K.Goldberg and M.Burstein, 'Heuristic improvement technique for bisection of VLSI networks', Proc. IEEE IntI. Conf. Computer Design, pp. 12-125, 1983
  12. T.Lengauer, Combinatorial algorithms for integrated circuit layout, Wiley-Teubner, 1990
  13. C. Sechen, 'An improved simulated annealing algorithm for row-based placement', Proc. ICCAD, pp. 478-481, 1987
  14. C.J. Alpert and A.B.Kahng, 'Geometric embedding for fast and better multi-way netlist partitioning', Proc. ACM/IEEE Design Automation Conf., pp.743-748, 1993
  15. P. K. Chan M. D. F. Schlag and J. Zien, 'Spectral k-way ratio-cut partitioning and clustering', IEEE Trans. on CAD 13(9), pp. 1088-1096, Sept. 1994 https://doi.org/10.1109/43.310898
  16. C. J. Alpert and A. B. Kahng, 'Recent directions in netlist partitioning: a survey', INTEGRATION, the VLSI journal, vol 19, pp. 1-81. 1995 https://doi.org/10.1016/0167-9260(95)00008-4