Journal of KIISE:Computer Systems and Theory (한국정보과학회논문지:시스템및이론)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

Static Analysis of Cache Interference Miss and Prediction of Program Execution Time

캐쉬 간섭실패의 정적분석 및 프로그램의 수행시간 예측

  • Lee, Geon-Yeong (Dept.of Information Communication Engineering, Ajou University) ;
  • Jeong, Yu-Seok (Dept.of Information Communication Engineering, Ajou University) ;
  • Hong, Man-Pyo (Dept.of Information Communication Engineering, Ajou University)
  • 이건영 (아주대학교 정보통신공학과) ;
  • 정유석 (아주대학교 정보통신공학과) ;
  • 홍만표 (아주대학교 정보통신공학과)
  • Published : 2000.11.01
Download PDF
⟨ Previous Next ⟩

Abstract

프로그램의 실행시간은 캐쉬메모리의 효율적 사용과 밀접한 관계가 있다. 특히 간섭 실패는 프로그램의 성능에 큰 영향을 미치지만 나타나는 형태가 불규칙적이므로 예측하기가 매우 어렵다. 본 논문에서는 직접 사상 캐쉬전략을 사용한 완전 중첩 루프 내 배열의 캐쉬 실패율(cache miss ratio)을 구하는 분석적 모델을 제시한다. 논문에서 제시한 모델을 임의의 캐쉬 위치에 각 배열이 접근한 시간을 기반으로 다음주기에서 캐쉬 실패의 발생 여부를 예측하는데, 간섭으로 발생한 캐쉬 실패 개수에 대해 기존에 제시된 모델보다 더 빠르고 정확한 예측이 가능하다. 특히, 한문장의 수행시간 예측시간은 배열의 크기와 독립적이기 때문에, 전체 프로그램의 수행시간 예측은 배열의 크기 및 문장의 반복 회수 배만큼 빠른 결과를 보여준다. 본 모델은 프로그램의 성능예측 뿐만 아니라 데이터 지역성의 최적화, 캐쉬 구성, 스케쥴링 등에서도 이용 가능하다.

Keywords

References

  1. A. Agarwal, M. Horowitz, J. Hennessy, 'An alnalutical Cache Model,' ACM Transaction Compuer System, Vol.7, No.2, pp.184-215, 1989 https://doi.org/10.1145/63404.63407
  2. D.S. Han, 'Performance Predictor for HPF Compilers,' ICPADS'97, Korea, 1997 https://doi.org/10.1109/ICPADS.1997.652565
  3. Gabriel Rivera, Chau-Wen Tseng, 'Eliminating Conflict Misses for High Performance Architectures,' ICS 98, July, 1998 https://doi.org/10.1145/277830.277917
  4. J. S. Harper, D. J. Kerbyson and G. R. Nudd, 'Predicting the Cache Miss Ratio of Loop-Nested Array References' CS-RR-336, December 5, 1997
  5. Kathryn S. McKinley, Automatic and Interactive Parallelization, PhD thesis, Rice University, Technical Report CRPC-TR92214, April 1992
  6. K.S. Mckinley, S. Carr, C.W. Tseng, 'Improving Data Locality with Loop Transformation,' ACM Transaction Program Language Syster, Vol.18, No.4, pp424-453, 1996 https://doi.org/10.1145/233561.233564
  7. Michael Wolf and Monica Lam, 'A Data Locality Optimizing Algorithm,' In Proceedings of the ACM SIGPLAN '91 Conference on Programming Language Design and Implementation, Vol.26, No.6, pp.30-44, 1991 https://doi.org/10.1145/113445.113449
  8. M. Parashar, S. Hariri, 'Compile-Time Performance Prediction of HPF/Fortran 90D' IEEE Parallel Distributed Technology Spring 1996 https://doi.org/10.1109/88.481665
  9. Norman 'P. Jouppi, 'Improving Direct-Mapped Cache Performance by the Addition of a Small Fully-Associative Cache and Prefetch Buffers,' 25 years of the international symposia on Computer architecture, pp71-73, 1998 https://doi.org/10.1145/285930.285958
  10. O. Temam, C. Fricker, and W. Jalby, 'Cache Interference Phenomena,' In Proceedings of ACM SIGMETRICS, pp.261-271, 1994 https://doi.org/10.1145/183019.183047
  11. S. Coleman, K.S Mckinley, 'Tile Size Selection using Cache Organisation and Data Layout,' In Proceedings of the SIGPLAN '95 Conference on Programming Language Design and Implementation, Vol.30, pp.279-289, 1995 https://doi.org/10.1145/207110.207162
  12. 김 동승, 'MPI 환경에서의 병렬 프로그램 수행시간 모델링 및 실험', 병렬처리시스템 학술회의 논문집, Vol.9, No.3, pp.121-128, 1998
  13. 이건영 외 2명, '성능예측기를 위한 캐쉬 간섭실패의 정적분석', 병렬처리시스템 학술발표회 논문집, Vol.10, No.3, pp3-12, 1999