

## MRAM (magnetic random access memory) 기술현황 및 연구동향



이우영  
(한국과학기술연구원,  
박막기술연구센터)



신경호  
(한국과학기술연구원,  
박막기술연구센터)

### 1. 서 론

오늘날 컴퓨터 및 휴대정보기기의 대량보급과 인터넷 및 이동통신의 발달로 인해 정보화가 급속히 진행됨으로써 고도의 정보화 시대라고 할 단계에 이미 접어들고 있으며 따라서 정보산업은 거의 모든 산업의 핵심분야가 되고 있다. 정보산업에서 정보저장 기술은 정보처리, 정보통신 및 정보표시 기술과 함께 핵심기술 분야로서, 정보화 시대에 효율적으로 대응하기 위해서는 급속히 증가하는 정보량을 효과적으로 처리 및 저장할 수 있는 정보저장 기기 및 관련기술의 개발이 필수적이다. 현재 정보저장기기로는 자기기록 방식의 HDD 및 광기록 방식의 CD, DVD 등과 같은 드라이브형이 주로 사용되고 있으나 최근 정보기기의 고밀도화 및 고속화와 함께 휴대화가 급속하게 진행됨에 따라 칩형태의 비휘발성 메모리소자에 관한 필요성이 매우 증대되고 있다.

현재 상용화된 비휘발성 메모리소자로는 Flash memory가 있지만 용량에 비해 가격이 고가이고 기술 및 특성면에서 한계를 가지고 있어 이를 극복할 수 있는 새로운 칩형의 비휘발성 메모리소자에 대한 연구개발이 활발히 이루어지고 있다. 현재 제한적으로 상용화되어 있거나, 연구가 진행되고 있는 비휘발성 메모리소자로는 다층구조의 강자성체 박막을 이용한 MRAM(Magnetic Random Access Memory)과 강유전체

박막을 이용한 FRAM(Ferroelectric RAM)이 있다. FRAM의 경우 본격적인 상용화를 앞두고 있지만 높은 공정온도 및 피로문제 등 현재의 기술 수준으로는 근본적으로 극복하기 어려운 기술적 문제가 없지 않아서 기록속도가 빨라야 하는 응용분야에서 Flash memory를 보완, 대체하는 수준에 머무를 것이라는 전망이 지배적이다. MRAM은 SRAM과 비슷한 빠른 기록/재생과 DRAM 이상의 고밀도 기록이 가능할 뿐 아니라 낮은 단가 및 저전력이 가능하다고 판단되어 차세대 비휘발성 메모리소자로서 가장 유망한 것으로 전망되고 있다(표 1 참조). 자기저항(Magnetoresistance) 소자를 사용하여 MRAM을 만들 경우 정보를 축적하는 공간이 DRAM보다 작아 대용량화에 적합하다. 원리상으론 현재 주력 제품인 64메가(1메기는 100만) DRAM의 1000배 이상인 100기가(1기가는 10억) 비트 메모리의 실현이 가능하다고 한다. 미국 IBM의 경우 4G 비트급 집적도를 갖을 수 있는 소자의 작동에 성공하였다. 또 전원을 끄더라도 기억을 유지하는 비휘발성이고, 반복쓰기·지우기 회수의 제한이 없다는 것이 특징이다. 완벽한 비휘발성이라는 성능 이외에도 집적가능성, 동작 필요 전류량 등에서 기존의 모든 종류의 RAM이 갖고 있는 성능보다 우수한 것으로 평가된다.

IBM의 결과에 의하면 터널링 자기저항 (TMR, Tunneling Magnetoresistance) 소자에서 2 ns 이하의 기록 및 재생이

표 1. Comparison of Memory Technologies

	MRAM	DRAM	SRAM	FLASH	FRAM
<b>Cell Structure</b>	1 TR.+ 1 TMR	1TR.+ 1 Capacitor	6(4) TR.	1 TR.	1TR.
<b>Density</b>	High	High	Low	Very high	High
<b>Power for data</b>	None	Required	Required	None	None
<b>Rotosh</b>	None	Required	None	None	None
<b>Read speed</b>	Very Fast (~3ns)*	Fast(~60ns)	Very Fast (~2ns)	Fast(10ns)	Fast(60ns)
<b>Write speed</b>	Very Fast (~3ns)*	Fast(~60ns)	Very Fast (~2ns)	Very Slow (0.2s~200ms)	Fast(~60ns)
<b>Power dissipation</b>	Small	Small	Large	Very small	Small
<b>Non-volatility</b>	○	×	×	○	○
<b>Application</b>	Main memory-	Main memory	Cache memory	BIOS memory	BIOS memory

\* Obtained in a unit cell.

가능함을 보인바 있으며 이는 현재 가장 빠른 DRAM보다 6 배 정도 빠른 속도이다. 이러한 결과는 TMR 소자의 우수한 특성 (구체적으로 높은 MR 비와 낮은 저항)에 기인한다. 현재 활발히 연구되고 있는 FRAM에 비해서도 소자의 제조 공정이 간단하고 FRAM 소자는 열화 현상 때문에 최소 600°C 이상의 공정이 필요한 반면 MRAM의 터널링 소자의 경우 열처리가 250 °C 이내이므로 공정상 매우 유리한 장점을 갖고 있다. 따라서, 미국, 유럽, 일본 등에서 정보저장기기 관련 기업을 중심으로 MRAM의 연구개발에 총력을 기울이고 있다. 본 해설에서는 MRAM의 구조 및 원리를 통하여 기존의 메모리와 비교, 분석하고 국내외의 연구동향을 알아 보고자 한다.


## 2. 비휘발성 자기메모리의 종류와 특성

MRAM은 자성재료를 이용하여 전원이 없어도 남아있는 자화(magnetization)를 통하여 정보를 기록하여 다시 전원이 들어왔을 때 이전의 정보기록을 바로 꺼낼 수 있는 기억소자이다. 1970년대에 페라이트 코어를 대형 컴퓨터에 사용하였으나 컴퓨터 소형화에 따라 다른 메모리로 대체되었다. 현재 자기메모리 소자는 자기저항 (MR: magnetoresistance) 현상을 이용한 것으로서, 이방성 자기저항 (AMR: anisotropic magnetoresistance)과 거대자기저항 (GMR: giant magnetoresistance) 및 터널링 자기저항 (TMR: tunneling magnetoresistance) 현상을 이용한다. AMR 현상을 이용한 메모리 소자는 1980년대 중반에 처음 제작되었으며, 군사 및 우주용으로 현재 제한적으로 사용되고 있다.<sup>[1]</sup> AMR을 이용한 MRAM (AMRAM)은 NiFe/TaN/NiFe의 3층막으로 구성되어 있으며, MR 비는 2 % 정도이나 실제 소자에서 이

용되는 MR 비는 약 0.5 % 정도로서 매우 낮다. 이처럼 낮은 MR 비는 소자의 밀도를 높이는데 큰 문제가 되고 있으며, 또한 소자의 속도를 느리게 하는 요인이 된다. 반면 GMR 및 TMR 현상을 이용한 메모리 소자 (이를 각각 GMRAM 및 TMRAM 간략히 칭함)는 출력이 AMR에 비하여 매우 높아 AMRAM이 가지는 문제들을 근원적으로 해결할 수 있을 것으로 기대되고 있다.

특히 1988년 GMR현상<sup>[2]</sup>이 발견된 후 GMRAM에 대한 연구가 활발히 진행되었으며, AMRAM에 대한 경험을 가지고 있는 Honeywell과 Motorola를 중심으로 이루어져 왔다. 현재 Honeywell에 의하여 상용화되어 있는 GMR 소자는 기존의 자기기록에서 사용되고 있는 다층막보다 구조가 간단한 pseudo spin-valve이다. 이 새로운 구조는 하드 디스크 드라이브에서 read head로 사용하는 spin-valve와 달리 고정층이 반강자성 (antiferromagnet) 층에 의해 고정되지 않고, 자기 반자계에 의한 형상이방성을 통하여 고정층과 자유층의 보자력 차이를 이용하여 자화를 고정시키는 방법을 사용하고 있다. 기술적인 측면에서 볼 때 GMRAM은 이미 기술이 확보된 AMRAM과 유사하기 때문에 상용화에 유리한 측면을 가지고 있다. 그러나 1995년에 개발된 TMR 소자<sup>[3]</sup>의 MR 비가 GMR에 비하여 월등히 높은데다가 (TMR: 40%, GMR: 10(20%), 그럼 1에서와 같이 GMRAM의 경우 다수의 cell들이 series로 연결되어 있어 실제 얻을 수 있는 출력은 개개 소자의 출력에 비해 낮은 반면 (즉, signal: MR/N) TMRAM은 개개의 cell이 곧바로 트랜지스터와 연결되는 cross-point architecture를 이루고 있어서 소자의 출력을 그대로 얻을 수 있어 출력이 매우 크다(즉, signal: MR/1). 따라서 연구의 관심이 TMRAM으로 급격히 바뀌고 있는 상황이

AMR, GMR series architecture



MTJ crosspoint architecture




그림 1. Schematic of (a) a number of GMR MRAM cells connected in series along a common bit line, and (b) a number of MTJ MRAM cells arranged along a common word line at the cross points with corresponding upper bit lines.<sup>[9]</sup>

다. 소자 또는 시스템 수준에서 TMRAM을 연구하고 있는 회사로는 Motorola 외에도 이 분야의 연구를 선도하고 있는 IBM, 최근에 연구를 시작한 Hewlett Packard 등이 있다. 한편 유럽에서는 이 분야의 연구를 선도하고 있는 Portugal의 INESC, 벨기에의 IMEC등이 있으며 Siemens, Phillips 등 대기업에서 소자의 개발을 추진하고 있다.

### 3. 자기 터널링 접합 (Magnetic Tunneling Junction)

MRAM 소자 구현의 핵심 기술은 우수하고 안정적인 자기 저항 특성을 나타내는 박막 소재의 개발 기술과 기존의 반도체 회로와 공정을 이용한 집적 공정 기술이라 할 수 있다. 최근 활발히 연구되고 있는 TMR 현상을 나타내는 자기저항 박막, 즉 자기 터널링 접합 (Magnetic Tunneling Junction)은 우수한 특성의 비휘발성 MRAM 소자 개발에 가장 적합한 박막 소재로 각광을 받고 있다. 그림 2는 MRAM에 이용되고 있는 자기 터널링 접합(MTJ)의 구조를 보여준다. MTJ의 구조는 터널링 장벽(tunneling barrier)으로서 철연층 (일반적으로  $\text{Al}_2\text{O}_3$ )을 사이에 둔 두 자성층 (ferromagnetic layer)의 샌드위치 구조로 되어 있다. 전류가 각 층에 평행하게 흐르는




그림 2. Schematic of structure of magnetic tunneling junction for MRAM. Parallel and antiparallel configurations of magnetizations in two magnetic layers represent "0" and "1", respectively.

GMR과는 달리 MTJ에서는 전류가 각 층에 수직하게 흐른다. 그림 2에서 볼 수 있는 바와 같이 두 자성층의 스핀 방향이 같으면(parallel) 전류의 터널링 확률이 크며 저항이 작다. 하지만 두 자성층의 스핀 방향이 정반대이면(antiparallel), 터널링 확률이 작으며 저항이 크다. 즉, 자기 터널링 접합 (MTJ)에서 터널링 전류는 두 자성층의 상대적 자화방향에 의존한다. 이 현상은 1975년 Julliere에 의해 실험적으로 처음 발견되었다.<sup>[14]</sup> 이를 Tunneling Magnetoresistance(TMR)이라고 하며 다음과 같은 식으로 표현된다.

$$\begin{aligned} \text{TMR} &= \frac{\Delta R}{R} = \frac{R_A - R_P}{R_A} \\ &= \frac{2P_1P_2}{1 - 2P_1P_2} \end{aligned}$$

여기서,  $P_1, P_2$ 는 각 자성층의 스핀분극을 말하며 현상론적으로 페르미 준위에서 다수전자와 소수전자에 대한 상태밀도의 상대적 차이로 정의된다. 그림 3은 자기 터널링 접합 (MTJ)의 에너지 밴드구조와 스핀분극 이동현상을 도식적으로 보여준다.

이와 같이 전류가 자기 스핀의 방향에 따라 소자의 저항차가 달라지는 성질을 이용해서, 시스템은 해당 비트가 "0" (parallel 할 때) 과 "1" (antiparallel 할 때) 인지를 판별하고 외부로부터 자기장을 걸어 정보를 입력한다. MTJ가 워드선과 비트선 사이에 끼여 있어 공간을 차지하지 않아서 집적도를 향상 시킬 수 있다. 그림 4는 두 가지 형태의 MTJ를 보여준다. 그림 4(a)의 구조는 앞서 설명한 pseudo spin-valve형으로서 보자력이 다른 두 자성층을 이용하여 스핀의 방향을 제어할 수 있으며 그림 4(b)의 구조에서는 반장자성층(antiferro-

Parallel Configuration

Antiparallel Configuration




그림 3. Energy band structures and spin-polarized electron tunneling for parallel and antiparallel configurations of magnetizations in a magnetic tunneling junction.




그림 4. Two types of magnetic tunneling junction by means of (a) different coercivities and (b) exchange biasing field using antiferromagnet.

중인 MTJ의 상세한 단면구조를 보여준다.

#### 4. MRAM의 작동원리 및 구조

MRAM의 가장 큰 특징은 “0”과 “1”을 판별하는데 전자의 전하가 아니라 전자의 스픈을 이용한다는 점이다. MRAM 모듈은 그림 6에서와 같이 기본적으로 자기소자와 x 및 y방향의 두 전류선으로 구성된다. x방향의 선에 전류가 흐르면 선 주위로 자기장이 형성되고 자기소자의 스픈을 특정방향으로 정렬시킨 다음 y방향의 전류에 의해 스픈은 쉽게 왼쪽 또는 오른쪽으로 정렬된다. 따라서 앞서 설명한 바와 같이 자기소자의 저항은 자기모멘트의 방향에 의존함으로 디지털 정보(“0”과 “1”)는 자기모멘트의 정렬로 저장되고 저장된 정보는 자기소자의 저항을 판별해서 읽게 된다.




그림 6. (a) Structure of MRAM module consisting of a magnetic cell and two conducting wires, and (b) R-H curve of a magnetic tunneling junction.

magnetic layer)의 교환 바이어스 자기장(exchange biasing field)으로 한 자성층을 고정함으로써 다른 자성층의 스픈 방향을 조절 할 수 있다. 그림 5는 현재 KIST에서 연구 개발

비트선과 워드선으로 구분되어 하나의 기억장소를 찾아 데이터를 저장하고 다시 찾아가는 과정은 기존의 DRAM과 그 설계 방법과 같다. 메모리 셀을 구성하기 위하여 전류선들은 가로줄(row)과 세로줄(column)의 매트릭스 구조를 갖는다 (그림 7 참조). 두 전류선(비트선과 워드선)을 통해 흐르는 전류의 크기를 조정하면 이 교점에 있는 자기 기억소자만을 기록할 수 있다. 즉, MRAM에서 기록은 비트선 및 워드선에 동시에 전류가 흐르는 하나의 선택된 메모리 셀에서만 이루어 진다. 이는 비트선이나 워드선 중 하나만 선택된 셀에서는 자 유층의 반전을 일으키기에는 한 방향으로 흐르는 전류가 생성




그림 7. Write operation of cross-point architecture MRAM. (a) Only the element is written at the intersection of a bit line and a word line in which current flows. (b) Magnetic switching in a selected cell and a half-selected cell by a bit line and a word line.<sup>(5)</sup>





그림 8. An asteroid curve showing an operating point for writing in magnetic cell

하는 자기장이 충분하게 강하지 않으므로 스펜 정보가 변하지 않는다. 이 원리를 그림 8에 도시한 바와 같이 메모리 셀의 자화반전을 일으키는 동작점을 보여주는 Stoner and Wohlfarth 모델<sup>(6)</sup>에 의한 아스터로이드 곡선(asteroid curve)으로 설명하면 다음과 같다. 즉, 비트선과 워드선에 흐르는 전류에 의해 각각 자화용이축과 자화곤란축으로 생성되는 자기장이 동시에 메모리 셀에 가해지면 자유층의 자화반전은 한 방향에 대해 자기장을 가했을 때보다 작은 자기장으로 자화반전을 시킬 수 있다. MRAM의 작동시 하나의 셀은 비트선이나 워드선 중 하나만 선택된 경우가 매우 많기 때문에 이러한 셀들이 반복적으로 간섭을 받으며, 따라서 자기적 creep 현상이 나타나 자화가 중간 상태로 가거나 완전히 자화반전이 일어날 가능성이 있다.<sup>(7)</sup> 이는 메모리 소자의 애러를 유발하기 때문에 반강자성층에 의한 자화의 강한 고정이 필요한 이유이다.


그림 9는 자기 터널링 접합 기억소자를 이용한 MRAM과 기존의 DRAM의 단면구조를 보여준다. MRAM은 비트선과 워드선으로 구분되어 하나의 기억장소를 찾아 데이터를 저장하고 다시 읽는 과정은 기존의 DRAM과 유사하지만 근본적인 차이점은 캐



The diagram illustrates a cross-section of a DRAM cell. It features a vertical capacitor structure composed of two stacked dielectric layers and a central metal plate. This capacitor is situated above a horizontal bit line. Below the bit line, there is a word line. A gate structure is positioned between the word line and the bit line. The entire assembly is embedded in an insulation layer. At the bottom, there is an n-type substrate, and on top of the insulation layer, there is a p-type region, which is part of a MOSFET structure.

그림 9. Cross-sectional view of (a) MRAM and (b) DRAM.<sup>[5]</sup>

**(a) Cross-point matrix of bit and digit lines**



### **(b) MRAM using Magnetic Tunnel Junction**




그림 10. (a) Cross-point matrix MRAM and (b) cross-sectional view of magnetic tunneling junction under development at Motorola.

퍼시터 대신에 기억의 저장을 위하여 저장내용을 비휘발성인 기억소자의 스펜 배열로 바꾼 것이다. 즉, MRAM은 자기 기억소자와 트랜지스터로 구성된 반면 DRAM은 캐퍼시터와 트랜지스터로 구성된다. 그림 10에 (a) Motorola가 개발한 비트선과 워드선을 cross-point architecture로 접적된 MRAM과 (b) 자기 터널링 접합소자(MTJ)를 이용한 MRAM의 단면도를 도시하였다.

## 5. MRAM 기술 개발의 현안

최근 수년간 자기 터널링 접합소자(MTJ) 연구에 있어서 많은 진전이 있어 왔다. 가장 큰 관심 중의 하나가 MR 비를 증가시키는 것이며, 이에 대한 집중적인 연구가 행해졌다. 이러한 연구의 결과 상온에서 통상의 스팍터링 방법에 의해 제조된 TMR 소자에서 40 % 이상의 MR 비가 얻어졌다.<sup>[8]</sup> MR 비가 MRAM의 출력, 나아가서 밀도 및 속도에 큰 영향을 미치기 때문에 중요한

요소이다. 그러나 MR 비 못지 않게 MRAM의 성공적인 실용화에 큰 영향을 미치는 요소들에 대해서도 큰 진전이 있었다. 대표적으로 다음과 같은 두 가지를 들 수 있다. 첫째는 자기 터널링 접합소자의 저항(구체적으로는 저항에 접합면을 끊은 비저항,  $R \times A$ )을  $60 \Omega \mu\text{m}^2$ 의 매우 낮은 값에서부터  $10^6 \Omega \mu\text{m}^2$ 의 매우 높은 값까지 변화시키는 것이 가능하다. 이는 기본적으로 두 자성층 사이에 있는 산화막의 두께와 특성을 제어함으로써 가능하지만, 실제적으로는 많은 실험적 노하우를 필요로 한다. MRAM에서 접합소자의 저항은 적절한 값을 가져야 하며, 저항이 너무 크면 임피던스 지연 효과에 의해 속도가 느리게 되며, 반대로 저항이 너무 작으면 출력이 작아지게 되어 바람직하지 않다. 이러한 사항을 감안할 때 접합소자의 면 저항을 넓은 범위에 걸쳐서 조절하는 것이 가능하면 소자의 설계를 쉽게 한다.

또 하나의 중요한 진전으로는 저항 및 MR 비를 매우 균일하게 제어하는 것이 가능하다는 점이다. IBM에서 많은 수의 접합체를 대상으로 연구한 결과에 의하면<sup>(8)</sup>, 저항 및 MR 비를  $\pm 1.5\%$  이내의 오차에서 제어하는 것이 가능함을 보인 바 있다. 그럼 11에 도시한 바와 같이 Motorola에서는 6인치 웨이퍼에서 저항 자체는 다소 큰 변화를 보이나 (최대 1.8 배) 균일한 MR 비를 얻을 수 있었다.<sup>(9)</sup> 이는 저항 값 자체와 MR 비가 산화층의 두께와 상태에 매우 민감하다는 점을 고려할 때 매우 중요한 기술적 진전이다. TMR 소자의 이러한 우수한 신뢰성은 성공적인 상업화에 큰 기여를 할 것으로 생각된다.

그럼에도 불구하고, MRAM의 성공적인 실용화를 위해서는 아직도 해결되어야 할 부분들이 많으며, 이 중에서도 기록을 위한 자화의 반전 (magnetic switching)과 관련된 문제를 해결하는 것이 가장 중요한 이슈가 되고 있다. 그림 11에서 볼 수 있는 바와 같이 MR 비와  $R \times A$ 는 비교적 양호한 분포를 보이나 자기 터널링 접합소자( $0.6 \times 1.2 \mu\text{m}$ )의 자화반전이 일어나는 자기장은 상당히 불균일하다(그림 11에서 R-H곡선 참조). 이러한 오차의 크기는 자기 터널링 접합 소자의 크기가 감소함에 따라 더욱 증가하는 것이 관찰되었다. 이에 대한 이유로서는 여




그림 11. Wafer maps of R×A and TMR and R-H curves in CMOS integrated MRAM based on 1 transistor/1 MTJ Cell with  $0.6 \times 1.2 \mu\text{m}$ .

러 가지를 생각할 수 있겠으나, 자구(magnetic domain)에 의한 복잡한 자화반전 거동 및 식각공정에 의해 제조된 패턴된 소자 형상의 불균일성을 주요한 요인으로 추정하고 있다.

정적인 상태에서의 자화반전 문제뿐만 아니라, 메모리 소자에서 자화의 반전이 통상 매우 짧은 (수십 ns 이하) 필스 자기장에 의해 일어나기 때문에 동적 상태에서의 자화반전 거동을 이해하는 것 또한 중요하다.<sup>[10]</sup> 웨이퍼 수준에서는 자유층의 보자력 및 바이어스(bias) 자기장이 작기 때문에 자화의 반전과 관련된 문제가 경미할 것으로 예상됨에도 불구하고 이러한 문제가 발생하는 것은 다음과 같은 이유 때문이다. 자기 터널링 접합소자의 크기는 밀도와 직접적으로 연관되며 밀도를 높이기 위해서는 소자의 크기를 줄여야 한다. 현재 경쟁 관계에 있는 다른 메모리 기술과 경쟁하기 위해서는 소자의 크기는 submicron 수준이 되어야 하며, 이러한 크기에서 자화반전을 포함한 자기 터널링 접합소자의 자기적 거동은 전체 자기에너지에서 큰 부분을 차지하는 정자기에너지(magnetostatic energy)에 의해 큰 영향을 받게 된다. 이를 구체적으로 언급하면, 자기 반자제가 원인인 형상 이방성에 의해 자성층의 보자력은 크게 증가하며, 또한 자성층 상호간의 정자기 자기장에 의해 바이어스 자기장(또는 offset 자기장)의 크기도 크게 변하게 된다. 이러한 이유로 인하여 실제로 MRAM에 사용되는 패턴된 소자의 경우 자성층의 자화반전을 위해서는 매우 높은 자기장이 요구된다. 이는 전류선에 큰 전류를 흘려주어야 한다는 것을 의미한다. 그러나 전류선의 전류 밀도는 electromigration 및 발열에 의한 온도 상승 등 여러 가지 이유로 인하여 적정 수준 이하가 되어야 하기 때문에, 이는 전류선의 크기를 증가시키게 될 것이며 나아가서 메모리 소자의 밀도를 줄이는 요인이 된다. 이러한 점을 감안할 때, 가급적 낮은 자기장에서 자화를 반전시키는 것이 필요하다.

## 6. 국내외의 연구동향

현재 자기저항 소자 및 이를 이용한 메모리 디바이스 연구를

주로 수행하고 있는 기관으로는 IBM (Almaden Research Center, San Jose), Motorola (Tempe, Arizona), Honeywell (Plymouth, Minnesota) 및 Carnegie Mellon University (CMU) 등이 있다 (표 3 참조). 이들 기관 중에서 자기 터널링 접합소자를 이용한 MRAM의 개발은 Parkin 연구 그룹이 이끄는 IBM이 선두를 유지하고 있으며 다량의 특허를 보유하고 있고, 신청 중에 있다. Motorola도 GMR 및 TMR을 이용한 MRAM을 개발하고 있다. Honeywell은 GMR을 이용한 MRAM을 연구개발하고 있다. 그림 12는 Honeywell 및 IBM이 개발한 1 Mb GMRAM과 1 Kb TMRAM 칩을 각각 보여 준다. 이외에 미 해군 연구소는 반도체 훌소자를 이용하여 MRAM을 개발하였으며 이 방법은 Honeywell사로 기술이전 되었다.


현재까지는 디바이스를 종합적으로 고려한 설계기술보다는 부분적인 성능의 평가에 많은 연구가 이루어졌다. 그러나 메모리 디바이스를 고집적화, 고속화하고 또한 고신뢰성을 확보하기 위해서는 현재의 연구 수준을 향상시키는 것이 필요하다는 인식을 하고 있으며, 따라서 이러한 방향으로의 연구가 활발히 진행되고 있다. 현재 국내에서는 자기 터널링 접합소자 및 이를 이용한 메모리 디바이스에 대한 연구 자체가 도입단계에 있기 때문에 MRAM 설계 및 공정기술에 대한 연구는 거의 이루어지지 못하고 있다. 단지 MRAM용 자기 터널링 접합소자에 대한 기초연구를 수행하고 있는 단계이다. 자기 터널링 접합소자에 대한 연구는 한국과학기술연구원(KIST)을 비롯하여 KAIST, 고려대, 한양대, 숭실대 등에서 각각 독자적으로 이루어지고 있으며 현재 자기 터널링 접합구조를 형성할 수 있는 단계에 와 있다. 특히 KIST는 그동안 자기 터널링 접합소자 이외에도 자기기록용 자성박막으로서 연자성 박막, 자기기록매체를 비롯하여 구조상 자기 터널링 접합소자와 상당히 유사한 GMR 박막에 대해서도 오랫동안 연구를 수행해 왔기 때문에 이러한 연구경험을 적절히 활용한다면 MRAM에 대한 선진국과의 기술 격차를 단기간에 줄일 수 있을 것으로 생각된다. MRAM의 기본 구조에 관한 설계 및 공정에서 한국은 뒤늦게 출발하였으나, 특히 “테라급 나노소자 개발” 프로젝트

표 2. Comparison of MRAM using GMR and TMR.


	Strengths	Drawbacks	Organizations	Remarks
GM RAM	-Similar to AMRAM (AMR)	-Low speed and density -Low impedance (EM problem) -Complicated reading/Writing	Honeywell Motorola	1 Mb under development (Mass production in 2001)
TM RAM	-High speed and density -Easy reading/Writing	-Hard to fabricate -High switching field	IBM Motorola HP	Promising for next-generation memory

표 3. MRAM 관련 국외 연구기관 및 연구개발 현황

구 분	연 구 기 관	연 구 개 발 현 황
국외 대학 및 연구소	Stanford University	sub- $\mu$ m 셀 제작, 플라즈마, 자연산화기법에 관한 연구, 반금속 제작에 관한 연구, 계면분석
	MIT	Quantum wall 조작을 이용한 TMR 향상
	Carnegie-Mellon University	Micromagnetics 및 simulation을 이용한 소자의 자화반전 기구에 관한 규명
	NIST (미국)	초고속 데이터 인터페이스를 이용한 TMR 셀의 자기지향변화 측정
	INESC (포르투칼)	MTJ 소자 개발 및 반도체 공정 연계, architecture 연구
	IMEC (벨기에)	CMOS/DRAM 기술을 이용한 MRAM 개발
	CNRS (프랑스)	MTJ 소자 개발, Double insulating layers 효과 연구,
	Eindhoven Univ. of Technology (네덜란드)	MRAM 및 고밀도 자기기록용 MTJ 소자 개발
	Oxford University	Spin-injection을 이용한 spin-transistor 개발
	Univ. of Florida	자성체용 전식, 습식 예칭공정연구
	Naval Research Laboratory	고속반도체를 자성체와 접합시킨 메모리 셀 연구



(a) 1Mb GM RAM Honeywell (1998)



(b) 1 Kb TMRAM IBM (1999)

그림 12. (a) 1 Mb MRAM chip using GMR and 1 Kb MRAM chip using TMR.

표 4. MRAM 관련 국내 연구기관 및 연구개발 현황

구 분		연 구 기 관	연 구 개 발 현 황
국내 대학 및 연구소		KAIST	Shadow mask 기법, plasma 및 ozone 산화법을 이용한 시료제작, 열처리에 따른 효과 연구
		고려대학교	In-situ shadow mask, dry and wet etching, plasma 산화법, lithography를 이용한 터널접합제작, 산화조건연구, 기하학적 형상에 따른 터널비저항 변화에 대한 연구, ESD에 관한 연구
		한양대학교	TEM을 이용한 금속-산화막 계면에 대한 분석
		서울대학교	Tilted-cut Si 기판, synthetic layer를 이용한 면방향 GMR 효과 및 이를 이용한 저장 셀의 구동
		숭실대학교	Shadow mask, 플라즈마 산화법 이용한 터널접합제작, 열처리 따른 효과, 반복 쓰기에 따른 효과 연구
		상지대학교	sub- $\mu\text{m}$ lithography 기술 연수
		광운대학교	Granular TMR 시료제작 및 연구
		삼성종합기술원	Dry etching에 관한 연구, S-F 접합에 관한 연구
		KIST	Photolithography를 이용한 자기 터널링 접합소자 제조 및 공정조건 확립 (TMR: 30%), 산화조건연구, 기하학적 형상에 따른 TMR 변화에 대한 연구
기 업	삼성전자	DRAM을 바탕으로 architecture에 관한 연구	
	현대전자	CMOS 공정을 적용한 MRAM 설계 및 제조 기술연구	

어 사업<sup>[11]</sup>의 일환으로 KIST와 현대전자, 삼성전자가 연구개발에 참여함으로써 MRAM의 기억 소자에 해당하는 자기 터널링 접합소자 연구와 반도체 공정의 기반 기술이 확보되어 있으므로 조속한 MRAM 기술개발의 가능성을 시사하고 있다. 표 4에 MRAM 관련 국내 연구기관들과 연구개발 현황을 요약하여 나타내었다.

## 7. 결 론

정보저장기기는 현재 컴퓨터를 비롯하여, 비디오, 오디오, 캠퍼터 등에 매우 광범위하게 사용되고 있으며, 향후에는 디지털 TV 등의 가전용 AV 시스템, 홈 멀티미디어 서버, 의료

용 영상을 비롯하여 개인 휴대통신기기에 이르기까지 정보산업 전 분야로 그 용용범위가 크게 확장될 것으로 전망되고 있다. 이들 정보산업이 발달할수록 급격하게 증대되는 정보량에 대응하기 위해서는 대용량 초고속의 정보저장기기에 대한 요구는 더욱 확대될 것으로 판단된다. 특히 마이크로 PDA(Personal Digital Assistant), 휴대폰, 디지털 카메라 등과 같은 휴대 정보기기에 내장될 수 있는 초소형의 정보저장기기에 대한 수요는 급증할 것으로 전망됨에 따라 이들 정보저장기기의 소형화 및 저가격화의 필요성이 크게 대두되고 있으며 향후 이러한 휴대기기에는 MRAM과 같은 칩형의 비휘발성 메모리 소자가 이용될 것으로 예상된다. 이와 같이 소형의 정보저장기기가 정보산업 전반에 미치는 경제적 및 산업적 파급효과가

매우 크기 때문에 선진 각국이 앞 다퉈 이 분야에 대한 기술 경쟁에 범 국가적으로 총력을 기울이고 있다.

정보저장기기의 세계시장은 1998년에 약 740억불 규모이며 연 17% 정도로 시장규모가 성장하여 2003년경에는 약 1,300 억불 정도가 될 것으로 전망되고 있다. 이중에서 HDD가 현재 약 400억불 규모의 시장을 형성하고 있고 소형 정보기기에 사용되는 Flash memory는 약 30억불 규모이다. 이를 정보저장기기 시장 중에서 현재 주요 정보저장기기로 사용되고 있는 드라이브형의 HDD를 비롯하여 Flash memory 등 대부분의 정보저장기기가 향후 MRAM으로 대체될 것으로 예상되며 따라서 이 MRAM 기술개발은 현재 국내의 반도체 산업이 수행해 온 역할을 대신할 수 있는 유일한 대안이 될 것으로 판단된다.

MRAM 구현을 위하여 향후 개발되어야 할 핵심기술로는 자기 소자 제조 기술, 자기 소자의 자화반전 제어기술 및 기존의 반도체와 자기 소자를 효율적으로 집적화 하는 공정기술을 들 수 있을 것이다. 이와 같이 MRAM은 가장 유망한 차세대 칩형 비휘발성 메모리소자로서 향후 각종 휴대기기를 포함한 거의 모든 정보기기의 정보저장 소자로서 사용될 것으로 전망 된다. 따라서 현재 기술적 우위를 확보하고 있는 국내 반도체 공정기술과 MRAM의 핵심 소자인 MR 소재/소자 및 공정의 핵심 원천기술의 국내개발을 통해 차세대 비휘발성 메모리 소자인 MRAM을 개발함으로써 국내 정보기기 산업의 국제경쟁력을 확보할 수 있을 것으로 판단된다.

## References

- [1] J. M. Daughton, Thin Solid Films 216, 162 (1992)
- [2] M.N. Baibich, J.M. Broto, A. Fert, F.N. van Dau, F. Petfoff, P. Etienne, G. Creuzet, A. Friederich, and J. Chazelas, Phys. Rev. Lett. 61, 2472 (1988).
- [3] J. S. Moodera, L. R. Kinder, T. M. Wong and R. Meservey, Phys. Rev. Lett 74, 3273 (1995)
- [4] M. Julliere, Phys. Lett. 54 A, 225 (1975)
- [5] T. Matsumoto, Nikkei Electronic Asia, 56 February (2000)
- [6] E.C. Stoner, and E.P. Wohlfarth, Phil. Trans. Royal. Soc. A240, 74 (1948).
- [7] S. Gider, B. -U. Runge, A. C. Marley and S. S. P. Parkin, Science 281, 797 (1998)
- [8] S. S. P. Parkin, K. P. Roche, M. G. Samant, P. M. Rice, R. B. Beyers, R. E. Scheuerlein, E. J. O'Sullivan, S. L. Brown, J. Buccigano, D. W. Abraham, Yu Lu, M. Rooks, P. L. Trouilloud,

R. A. Wanner and W. J. Gallager, J. Appl. Phys. 85, 5828 (1999)

- [9] S. Tehrani, J. M. Slaughter, E. Chen, M. Durlam, J. Shi and M. DeHerrera, IEEE Trans. Magn. 35, 2814 (1999)
- [10] B. A. Everitt, A. V. Pohm, R. S. Beech, A. Fink and J. M. Daughton, IEEE Trans. Magn. 34, 1060 (1998)

## 저자 약력

### 성명 : 이우영

#### ◆학력

- 1986.2 연세대학교 공과대학 금속공학과 졸업(학사)  
1988.2 연세대학교 공과대학 금속공학과 졸업(석사)  
2000.3 케임브리지대학 (Univ. of Cambridge) 물리학  
과 졸업(박사)

#### ◆경력

- 1988.2~1993.9 포항산업과학연구원 주임연구원  
1993.10~1995.4 삼성전기 종합연구소 선임연구원  
1999.10~2000.7 케임브리지대학 물리학과 research  
associate  
2000.8~현재 한국과학기술연구원 선임연구원

### 성명 : 신경호

#### ◆학력

- 1981.2 서울대학교 공과대학 금속공학과 졸업(학사)  
1983.2 학국과학기술원 재료공학과 졸업(석사)  
1992.8 펜실바니아 대학(Univ. of Penn.) 재료공학과  
졸업(박사)

#### ◆경력

- 1981.3~1987.8 LG전선(구 금성전선) 주임연구원  
1989.5~1992.12 Knogo사(미국 New York) 선임연구원  
1996.6~1996.9 Maxtor사(미국 Colorado) 기술고문  
1997.9~현재 한양대학교 금속재료공학부 겸임교수  
1993.3~현재 한국과학기술연구원 책임연구원