

세라믹 다층 기능 패키지



신 용 덕
(원광대학교 전기전자 및 정보공학부 교수)



조 인 철
((주)한월마이크로웨이브 기술이사)

1. 서 론

VTR, Video Camera 관련 상품의 급속한 확대, 소형 compact disk 관련 새로운 오디오 혁명, 초고속 대형 컴퓨터, 이동 통신용 단말기를 핵으로 하는 고도 정보화 사회의 도래에 수반하여, 이들 전자 기기의 소형화, 고 신뢰화, 다 기능화, 저가격화 되고 있다. 이들의 기술 진보에 기여하는 중핵부품이 IC, LSI, VLSI chip 등의 반도체 소자라는 것은 기지의 사실이지만, 이들 기능이 충분하게 발휘하기 위해서는 주변 부품 군과 실장 세라믹 다층기능 패키지도 함께 성능 향상이 요구되고 있다.

실장용 패키지는 구조면, 재질면의 개량이 진행되어 실장 다층기판을 예를 들면, 유기다층기판, polyamid 다층기판, 금속-유기 복합기판, 세라믹 기판, 고열전도성 등을 실용화, 고성능화 하여 LSI chip package에 대응하고 있다.


본 논고에서는 세라믹 다층기능 패키지의 핵심기술인 적층 기판의 최근동향과 향후 기술과제를 설명한다. 최근 민생용 전자 기기, 자동차, 카메라, AV, OA기를 중심으로 알루미나 기판을 기본을 한 hybrid IC(후막기판)가 년 30%씩 성장하고 있으며, 시장규모는 약 1300억 원에 달한다고 한다.

그 이유는 hybrid IC가 소형화, 고신뢰화, 다 기능화, 저 가격화를 실현하는 중요한 실장 방법으로서 알려지고 있기 때문이다. 하지만, 향후 간단하게 고밀도 실장을 가능하게

하기 위해서는 후막 다층화 기술이 중요한 과제이다.

그림1은 PCS휴대폰의 초창기 시작품과 2000년도 소형 핸드폰의 크기를 비교하였으며, 크기는 1/2로 소형화되어, 부품군의 소형화와 saw filter package가 6~7개 장착되어 있다.

또 IBM 3081 초고속 대형 컴퓨터의 열전도성, 고 신뢰성, 다층기능 package는 향후 컴퓨터 및 이동 통신을 중심으로 한층 중요하다. 따라서 세라믹 다층기능 패키지 종류와



a) 최근 PCS폰 b) 구형의 PCS폰

그림 1 이동통신용 PCS의 크기의 대폭적인 소형화




그림 2 IBM 3081 TCM 알루미나 다층기능 패키지

a) 고밀도화 : $90 \times 90 \times 5$ ㎟, 그린쉬트 33층($200\mu m$)

회로수 45,000, 배선밀도 $100\mu m$ 폭, $500\mu m$ 피치, Via hole 350,000개, 탑재 chip 수 118개, I/O Pin 1800개

b) 효과: 신호선길이 2,400m에서 300m로 단축
→전송지연시간 단축, 도전저항 저하

이들 제법, 특성, 용도, 앞으로의 기술적 과제를 중심으로 살펴보자 한다.

2. 다층기능 Package 종류와 제조 방법, 특성, 용도

세라믹 다층기능 package의 주체는 알루미나계이다. Be

다층 패키지는 고열전도성과 고주파 특성을 필요로 하는 분야로 주로 구미에서 군용을 중심으로 사용되고 있다. multilite, fallstolite, stealite 등에 의해 다층화 가능성도 있지만, 세라믹 소성온도에 적합한 도체가 없다(W, Mo을 사용하는 경우 소결 온도가 높다). 또한 합성원소로서 순도 적인 의미가 필요하므로 fallstolite가 일부 검토되고 있으나, 일반화되

표 1 산화물 계 세라믹스 특성비교와 다층화현상

특성	단위	알루미나			베리아	뮬라이트	월스터라이트
주성분		94% Al_2O_3	96% Al_2O_3	99.5% Al_2O_3	99% BeO	$3Al_2O_3$ $2SiO_2$	$2MgO$ SiO_2
소성온도	℃	1600	1600	1600	1600	1400	1300
겉보기 비중	g/cm^3	3.65	3.70	3.90	2.80	3.10	3.03
곡강도	kg/cm^2	3100	3200	3200	1700	1800	1500
열팽창계수 ($\times 10^{-6}/^\circ C$)	$40 \sim 500^\circ C$ $40 \sim 800^\circ C$	7.0 7.6	7.0 7.7	7.0 7.7	$6.8(25 \sim 300^\circ C)$ $8.4(25 \sim 700^\circ C)$	4.0 4.5	10.5 11.5
열전도율	$cal/cm \cdot s \cdot ^\circ C$	0.07	0.08	0.09	0.38	0.01	0.008
체적고유 저항	$\Omega \cdot cm$	$300^\circ C$ $500^\circ C$	1×10^{13} 1×10^{10}	1×10^{13} 1×10^{10}	$> 10^{14}$ 5×10^{12}	$10^{14}(20^\circ C)$ 1×10^{10}	7×10^{11} 1×10^{10}
유전율	1MHz	9.2	9.6	10.6	6.5	6.5	6.4
$\tan \delta$	1MHz	0.0003	0.0003	0.0001	0.0001	0.0004	0.0016
다층화	현상	○	△	×	○	—	△
	도체		W, Mo	W, Mo		Mo	W, Mo
	소성온도(H ₂ 中)	℃	1600	1600		1600	1300

○: Good △: Normal ×: Poor

표 2 알루미나 다층기능 패키지의 분류

분류	기본재료	다층화		소성			
		도체종류	다층화법(절연층)	분위기	온도	동시·개별	
습식법	그린쉬트 다층 인쇄 다층	그린쉬트 그린쉬트	W, Mo W, Mo	그린쉬트 라미네이트 절연페이스트 인쇄	H ₂ H ₂	1600°C 1600°C	동시 동시
건식법	후막다층	알루미나기판	Ag, Au, Cu제	절연페이스트 인쇄 (결정화 glass등)	Air	800 ~ 900°C	개별

표 3 알루미나 다층기판의 설계 기준 예

	그린쉬트 다층법		인쇄 다층법		후막 다층법	
	일반사용	특별사용	일반사용	특별사용	일반사용	특별사용
기판 수법(mm)	~110×130	~130°	~110×113	~150×320	~75°	~100°
기판 수법 범위(%)	±1.0	±0.5	±1.0	±0.5	±1.0 (+0.3, -0.1)	±0.75 (+0.3, -0.1)
최대 두께(mm)	4.0	6.0	3.2	6.0	—	—
양산 최대 층수	5	30	5	10	2	3~4
1층 두께(mm)	0.25~0.82	0.10~0.82	0.03~0.04	0.03~0.08	0.03~0.04	0.03~0.04
사이즈(mm) (층간도체)	0.8~0.25中	2.0~0.12中	0.3°	0.3°	0.3°	0.3°
파치(mm)	1.0	0.7	0.7	0.5	0.9	0.7
최소 선 폭(mm)	0.15	0.06	0.15	0.06	0.20	0.10
최소 선 간격(mm)	0.10	0.06	0.10	0.06	0.20	0.15
내부도체저항(mΩ/□)	10~15	10~15	10~15	10~15	5*~35**	5~35
표면도체저항(mΩ/□)	10	5	10	5	5~35	5~35

(): 레이저 가공, *Ag-0.8Pt, **Ag-20Pd

고 있지 않다. 표 1은 이들 산화물 계의 특성을 나타내었다. 여기서 알루미나 계 동시 소성 다층기능 패키지(습식법)를 주체로 설명을 한다.

2.1 습식법과 건식법, 그린쉬트 다층법과 인쇄 다층법의 차이

알루미나 계 분말에 수지, 가소제, 용제(필요에 따라 분산제, 해교제)를 첨가하여 슬러리상으로 한 후 주로 닉터 브레이드법(doctor blade method)에 의해 그린쉬트를 만든다. 여기에 도체를 후막 인쇄하여 도체 인쇄된 쉬트를 중복 다층화하는 방법이 「그린쉬트 다층법」이고, base green sheet에 쉬트와 거의 같은 조성의 절연층을 후막인쇄법으로 다층 형성하는 방법이 「인쇄 다층법」이다. 양 방법 모두 그린쉬트를 사용하므로 양자를 「습식법」이라고 한다. 이것에 상반되는 「건식법」은 소성 알루미나 기판 상에 도체와 절연층을 후막 인쇄법으로 형성하는 방법이다. 종래의 hybrid IC기판은 「건식 후막법」이라 불리고 있다. 표 2는 알루미나 다층기판을 프로세스 및 재료의 차이에서 분류한 것이다. 다음에 습

식법과 건식법의 다층 패키지 특성 또는 설계 면에서 보았을 때 어떤 차이가 있는지 살펴보았다.

2.1.1 다층화

습식법의 특징은 소성수축을 일치시킨 도체와 절연 층(쉬트 또는 인쇄층)을 동시에 1600°C 고온에서 소성하여 일체화 하므로 수축차 및 팽창차이에 기인한 변형이 작으며 신뢰성이 높을 뿐만 아니라 30층을 넘게 다층화가 가능하다는 것이다. 인쇄다층의 경우 절연층이 그린쉬트 다층 법에 비례하여 얇으므로 (25~40μm), 다층화 정도는 증가하므로, 도체두께 (10~25μm)가 영향을 미쳐 절연 층면에 요철이 생기므로 다층화 층수는 5~10층으로 제한된다. 건식법의 경우는 소성된 기판(수축없음)상에 도체와 절연층을 800~900°C로 소성하여 형성하므로, 기판과의 사이에 변형이 발생하여 위치가 미끄러지고 crack 등이 발생하기 쉬워, 다층화 층수는 통상 2~4층으로 대폭적으로 제한된다. 표 3은 알루미나 다층 기판의 설계기준의 예로 최대 다층화 수는 그린쉬트다층, 인쇄다층, 후막다층 순으로 적어진다.

2.1.2 도체 패턴의 fine화

도체를 고밀도로 인쇄 형성하기 위해서는 도체선 폭, 선 간격 및 충간도통(via hole) 크기, 피치를 가능한 한 작게 하여야 한다. 그린 쉬트 또는 인쇄 절연층상에 도체를 인쇄 형성하는 경우는 알루미나 기판상과 달리 인쇄 페이스트 중의 용제가 일부 흡수되기 때문에 번짐 및 이완이 적은 fine한 도체 패턴 형성이 가능하다. 표 3과 같이 습식법은 최소 선폭, 선 간격이 $60\mu m$, 전식법은 $100\sim150\mu m$ 로, 비례하여 미세하고 고밀도화가 가능하다.

2.1.3 치수정도 요인

습식법의 경우는 $15\sim18$ 로 소성 수축변동이 있으므로 절대 치수법이 $\pm 0.5\sim1\%$ 정도 증가한다. 예를 들어 종래에 chip mount를 할 때는 그것을 배려한 실장이 필요하다. 이것에 비하여 전식법은 레이저 가공으로 기판 치수를 결정할 때 기판 치수변동을 고려할 필요가 없는 이점이 있다.(레이저 가공으로 기판 치수를 결정 할 때)

2.1.4 저항, 콘덴서 형성

고밀도 실장을 가능하게 하기 위해서는 저항 및 콘덴서 등 의 수동부품을 후막인쇄에 의하여 실장 기판 상에 형성 가능하여야 한다. 따라서 전식후막법에서 저항체의 형성은 일반화하지만(후막콘덴서에 대해서는 신뢰성에 문제가 있는 chip 실장이 주체) 습식법의 경우는 환원 분위기로 소성할 필요가 있으므로(W, Mo 산화를 고려) 기술적으로 곤란성이 있다. 향후 과제는 습식법에서도 저항, 콘덴서 형성(기판 상, 기판내부)이 가능한 기판이 개발되는 것이다.

2.2 그린 쉬트 다층 패키지


DIP, C/C, PGA형 등의 패키지에 응용되고 있는 기술과 기본적으로 같으며 이하 공정별로 설명하였다.

2.2.1 그린 쉬트 성형


통상 쉬트 성형은 $0.1\sim1\mu m$ 두께가 일반적으로, 쉬트로서 세라믹 생 밀도(green density)가 높고 유연성과 강도가 있고 두께가 균일하고 또한 표면상태가 양호한 것이 필요하다. 따라서 원료로서 분말의 입도와 분포의 최적화로 doctor blade 시작 전에 슬러리 점도의 조정이 가장 중요하다. 브로드한 입도 분포는 쉬트의 성형성과 생 밀도 향상에 영향을 미치며, 한편 우수한 미세구조조직을 갖는 쉬트를 얻기 위해서는 입도가 일정하여야 하며 통상, 원료 분말은 1차 입자가 응집하여 2차 입자를 형성하고 있으므로 이것을 충분히 해쇄하는 것이 필요하다. 1차 입자의 입도 분포를 정확히 분석하면 생 밀도를 계산으로 구할 수 있다. 치수 수축률 및 치수 요인을 콘트롤 하기 위해서는 생 밀도를 정확히 측정하지 않으면 안 된다.

표 4 그린 쉬트 성형용 유기 성분

	용제계	수계
접결제	폴리 비닐 브리탈	폴리 아크릴산 에스테르 염
	폴리 아크릴산 에스테르	폴리 베타아크릴산 에스테르 염
	폴리 베타크릴산 에스테르	폴리 우레탄
가소제	브릴 스테아레이트	그리세린
	브릴 벤질프탈레이트	그리콜류
	디브릴 프탈레이트	
분산제	다미소브릴 프탈레이트	
	솔비탄 지방족 에스테르	폴리 아크리산 소다, NH_3 염
	벤젠 슬픈산	인산염
해교제		아크릴슬픈산
	인산 에스테르	
	오일류	
용제	홀루엔	
	MEK	
	알콜류	



a) 파단면



b) 예침면

그림 3 알루미나(96%)의 소결 기판의 미세구조(1600°C 소성)

또 슬러리는 원료분말과 쉬트 형성용 유기 성분, 다시 말해 점 결제, 가소 제, 분산 제, 해고 제와 용 제로 구성되어 뉴톤 유동(성형속도에 의해서 점도가 변화하지 않는다)을 나타내는 것이 요망된다. 분말 응집에 의한 치수 수축율 불 균일로 제어가 어렵고 변형을 유발하므로 이를 방지하기 위한 분산 제, 해고 제의 역할은 크다. 표 3은 쉬트 성형용 유기성분의 예이다.

그림 3은 이러한 그린쉬트를 대기중에서 1600℃ 소성하여 얻은 알루미나 소결기판의 파단면과 애칭면의 미세구조이다.

2.2.2 타발기

스루 홀(관통), 비아 홀(층간) 및 위치결정을 하기 위한 구멍을 금형으로 타발한다.

2.2.3 도체인쇄

W, Mo도체분말을 수지와 용제로서 페이스트상으로 한 것을 그린쉬트상에 인쇄한다. 이 때 스루홀 비아홀 내에도 층진된다.

2.2.4 적층

인쇄를 종료한 쉬트를 중복시켜 열간(80~150℃) 가압하(50~150kg/cm²)로 일체화한다.

2.2.5 외형 타발기

외형을 소정의 형상으로 타발한다.

2.2.6 소성

소성은 가장 중요한 공정이다. ②바인더의 산화제거(burn out) 및 알루미나 입자의 소결에 의한 15~18%의 큰 수축을 발생 ④W, Mo도체를 산화시키지 않고(환원분위기) burn out하는 방법 ⑤W, Mo도체와 알루미나 소결시에 일어나는 수축의 matching, 이상을 동시에 해결하지 않으면 안 된다. 일반적으로 환원소성은 전조 N₂+H₂의 혼합가스 중에서 행하지만 그것보다 먼저 바인더를 습윤 수증기에 의해서 산화 제거하는 공정을 포함한다. 이 경우 미분해 카본이 세라믹 중에 잔존하지 않게 heat program의 최적화, 그 밖에도 승은 속도의 조정이 중요하다. 다시 말해 알루미나 원료는 소결을 촉진시키고 또한 W, Mo 도체와의 metalize 강도 향상 때문에, 예를 들면 Al₂O₃-MgO-SiO₂계 flux 등이 가해지고 기본적으로 이 flux의 액상온도 (ex. 1350℃)에 도달하기 전에(개 기공이 잔존) 카본을 산화제거 하지 않으면 안 된다. 수증기를 사용한 경우 열역학적으로는 600℃에서 제거 가능하지만(2H₂O→2H₂+O₂, C+O₂→CO₂), 실제로는 C+O₂→CO₂반응속도는 지연되어 카본제거는 충분한 온도와 시간이 필요하다. 이러한 W, Mo를 산화시키지 않는 burn out을 행한다. 또 도체 및 알루미나 중의 flux를




그림 4 동시소성 Metalize의 단면구조(XMA)
(알루미나 94%, 전극 W)

적절하게 선정하는 것에 의해서 도체와 세라믹 간에 delamination 없이 강한 결합을 형성시켜야 한다.

그림 4는 세라믹과 도체 전극의 미세구조를 나타냈다.

2.2.7 도금

소성후는 W, Mo 메탈라이즈 부분에 Ni 도금을 실시한 후 알루미나와 열 팽창율이 근사한 코필(Fe-Ni-Co합금) 및 Fe-Ni 합금을 단자로서 은으로 소부한다. 그후 Ni 또는 Au 도금을 하여 완성한다. 그림 5는 그린쉬트 다층기능 패키지의 제법과 구조도의 예이다.

2.3 인쇄다층기능 패키지

그린쉬트 다층기판의 제법 중에서 2.2항중의 ④적층 공정만 다르기 때문에 도체인쇄를 한 그린쉬트상에 절연 층을 인쇄하여 건조 후 다시 도체를 인쇄하여 이것을 반복 조작하여 다층화 하는 방법이다. 인쇄다층의 경우에는 금형 수가 적으므로 그린쉬트 다층기판에 비하여 설계, 시작, 양산개시 시점에서의 납기단축, 저 cost화가 쉬운 이점이 많다. 그럼 6은 인쇄다층기판의 제조법과 구조도의 예이다.

2.4 후막 다층기판(hybrid IC기판)

96% 알루미나 기판상에 도체층(Ag-Pd계, Ag-Pt계)을 인쇄 형성하여 전조 850℃전후로 소성한 후 절연층(결정화 glass 등)을 인쇄 형성하여 850℃전후로 전과같이 소성 한다. 이것을 반복하여 2~3층의 도체다층을 행하는 방법이다. Ag계 도체는 절연 층의 glass중에 확산하기 쉬우므로 쉽게







그림 5 그린쉬트 다층기능 패키지의 제조방법과 구조도(예)

그림 6 인쇄다층기능 패키지 제조방법 및 구조도

다층화를 필요로 할 때는 확산 없는 Au계를 사용하는 것이 일반적이다. Au는 도체저항이 낮은 이점도 있다. 또 저항층 (RuO_2 계, $\text{M}_2\text{Ru}_2\text{O}_7$ 계 등)은 엄밀하게 저항치를 제어 할 필요가 있으므로 통상 확산이 없는 알루미나 기판 상에 직접 형성(인쇄, 소성)된다. 저항체 상에는 glass계의 보호 층을 부여하고 레이저 트리밍에 의한 저항 치의 최종 조정을 행한다(그림 7).

최근 고주파용 기판으로서 신호의 전달지연시간을 단축하는 것이 중요시되어 도체저항이 낮은 Cu 도체($2\text{m}\Omega/\square$)와 저 유전율 glass(ϵ_r , 6~7)을 사용 N_2 中(O_2 농도 10ppm이하)에서 소성(900°C)한 후막기판이 실용화되기 시작하고 있다. 이 방법은 고가인 Au도체를 Cu의 치환에 의해서 비용절감과 다층화를 얻을 수 있다. 이 밖에 N_2 gas 중에서 용이하게 열 분해하는 바인더가 개발되어 있지 않으므로 다층화는 제한되고 있다.

2.5 다층기능 패키지의 용도

여기서는 지면관계로 습식법에 의한 다층기능 패키지에 한정하여 설명한다. 다층기능 패키지 기술을 활용한 기판은 고속대형 컴퓨터, 슈퍼컴퓨터 시스템에서 중요부품으로 채택되고 있으며 이동 통신의 급속한 발달로 단말기 부품의 모듈화로 세라믹 패키지의 수요는 점점 확장되고 있다.

multi chip을 직접탑재, chip간 배선길이 단축, 배선의 미세화, 신호전달 시간의 단축 등 세라믹 다층기능 패키지에 의해 달성되고 있다.

3. 다층기능 패키지의 향후기술 동향

초고속 컴퓨터로 대표되어온 최첨단 전자기기의 실장기판으로서 알루미나는 현재 특성적으로 불만족한 상황이다. 또 hybrid IC 기판에 채택되어온 민생 기기, 산업 기기의 소형





그림 7 후막 다층기능 패키지 제조방법 및 구조도


화, 고 신뢰화에 의한 다층화, 저 비용화가 한층 강해지고 있다. 바꿔 말하면 세라믹스 다층기능 패키지에 있어서 재질면, 프로세스 면에서 큰 기술적 혁신의 영향을 받고 있다. 여기서는 이러한 요청에 부응하여 새로운 다층기판의 요구성능 및 새로운 패키지로서의 저항, 용량 부착 다층기판(CR-Sub) 및 저온소성 다층기능 패키지에 대하여 간편하게 설명한다.

3.1 기술동향과 요구성능

컴퓨터용 디지털 LSI의 급속한 집적도 확장으로 chip의 대형화, 동작 주파수, 파워증대 및 단자수의 증가를 수반한다. 그리고 다층 패키지에서는 ①고 배선밀도(2차원, 3차원적) ②저 유전율 재료와 신호의 전송지연 속도 단축 ③고열 전도성 재료 ④Si에 가까운 저열팽창 재료가 요구되고 있다. 또 민생 기기에서는 회로의 디지털화는 계속 진행되지만



a) Saw Filter Package · Oscillator Package
(도체 3~10층 그린쉬트 다층 패키지)



b) LSI용 범용 패키지 반도체

그림 8 세라믹 다층기능 패키지 반도체 부품

신호의 입출력을 중심으로 아직도 아날로그 LSI가 존재하고 주변회로에는 많은 수동부품(R, C)을 필요로 한다. 바꿔 말하면 다층기능 패키지에서 ④~⑥를 만족하고 또한 ⑦R, C의 인쇄 후박 형성이 가능 ⑧저 비용화가 요구된다.

3.1.1 고 밀도 배선

LSI chip의 집적도 증가에 따라서 I/O단자수(P)는 $P = \text{rent}$ 의 법칙에 의해 증가한다면 $\{P = (2.5 \sim 4.5)\sqrt{G}\}$ (G 는 게이트 수), 이는 전송선로의 밀도의 증가를 의미한다.

3.1.2 신호의 전송 지연속도의 단축

LSI chip 동작 주파수는 계속 증가하는 경향으로(초고속 LSI에는 논리 게이트 스위칭 속도는 1ns를 문제로 한다) 전송지연속도를 단축하기 위해서는 세라믹스재료의 유전율(ϵ)을 저하시켜야만 한다.

유전율 1의 매체 중에서는 신호는 1ns 당 약 30cm 진행되지만 유전율이 커지면 $\sqrt{\epsilon}$ 비례로 지연된다. 그림 9는 각




그림 9 세라믹스의 유전율과 신호의 전송지연 속도

종 세라믹스의 유전율(ϵ)과 신호의 전송지연 속도(T_{pd})의 관계를 나타낸 것으로 알루미나($\epsilon=9.5$)보다 낮은 세라믹스 재료이다.

3.1.3 도체의 전기저항의 저하

LSI chip 주변의 전송선로 저항 증가는 입출력 전압이 감쇄하고 신호 파형이 무뎌지므로 도체의 전기저항(ρ)을 저하시킬 필요가 있다. 알루미나 다층 패키지의 경우 ρ 가 높은 W, Mo을 사용하고 ρ 가 낮은 Ag, Au, Cu 도체가 사용되어 저온소성 다층기능 패키지의 개발이 진행되고 있는 이유이다.

3.1.4 고열전도성

LSI chip의 대형화, 고밀도화, multi chip화는 단위 면적 당 발열량의 증대를 의미한다. 예를 들면 웨퍼 규모(3'φ)의 LSI에서는 전열기 상당(1kw)의 발열이 있다고 한다. 알루미나의 열전도도(K)는 0.08 cal · s · °C이고 그 자체 프린트 배선기판(K=0.0006)과 비교하여 소수점 2자리 숫자가 높지만 Hi-Power-LSI에 대처하기 위해서는 아직 부족하여 각종 고열전도성 기판재료(AIN, SiC)등이 개발되고 있다. 이 밖에 아직도 다층화에 관하여 기술적인 미해결 문제가 많다.

3.1.5 저 열팽창율화

LSI chip의 대형화는 실장기판 재료와의 열팽창 차이가 문제가 된다. 알루미나 열팽창계수(α)는 $7.0 \sim 7.6 \times 10^{-6}/\text{°C}$ 이고 Si는 $3.5 \times 10^{-6}/\text{°C}$ 에 비해 꽤 크다.

3.1.6 C · R 고밀도 실장

소형전자기기에 있어서는 C · R수동 부품의 대부분은 후막형성 또는 chip 부품 탑재에 의한 기판 최상층에 실장되고 있지만 향후 쉽게 고밀도 실장, 고신뢰성화, 저비용화로 진행함으로써 R · C를 기판내부에 후막법 또는 그린쉬트 적층법에 의해 형성하며(동시소성), 기판상층부에는 LSI chip만을 탑재한다는 것이 이상형태이다. 이것에 의한 부품접수는 대폭 절감 가능하다고 본다.

C · R-Sub 및 저온 소성기판은 이러한 동향에 대응하는 것이다.

3.2 저항 · 용량 부착 다층기판(CR-Sub)

CR-Sub는 전술의 요청에 대응하기 위해서 개발, 실용화된 것으로 알루미나 계 인쇄다층기능 패키지에서 C · R형성을 가능하게 한 기판이다. 그림 10에 제조법과 구조도를 나타냈다. 콘덴서는 알루미나 인쇄 절연 층을 유전체 층으로 사용, 전극에는 도체 재료로 W, Mo을 사용하여, 동시 소성에 의해서 내부에 형성시킨다. 알루미나는 $\epsilon=9.5$ 로 작으므로 대용량 콘덴서를 형성하는 것은 곤란하고 통상 1000PF이하 용량 정도 ±20% ($1.5 \pm 0.25 \text{PF/mm}^2$)로 한정된다. 또 저항체에는 재료로서 polymer 저항을 사용하여 동시 소성 후 기판상에 인쇄에 의해 형성시킨다. 저항치 범위는 $100\Omega \sim 100\text{k}\Omega$




그림 10 저항 · 용량부착 다층기판(CR-Sub)제법과 구조도

/□이고 고온 고습하(40°C, 90~95%RH, 300hr)에서도 +2~3%변화를 갖는 신뢰성이 높은 것을 알 수 있다.

가전, 자동차, 통신 기기, 사무용 기기 등 민생용, 산업용 전자 기기 등 폭넓은 용도로 사용 가능하다.

예를 들면 소 용량 콘텐서와 저항을 다수 포함하는 TV·FM 터너용 C. R-Sub로 이것은 고주파 용도로 특히 주목된다.

3.3 저온소성 다풍기판

전술 내용에서 저온 소성기판의 중요성에 있어서 충분히 이해되었다고 생각하지만 여기서는 제조 기술적 면 및 응용에 대하여 기술한다. 또 저온소성기판은 아직 개발 단계 수준이지만 공개자료를 중심으로 기술한다. 저온 소성기판 ⑤

알루미나 보다 저온(800~1000°C)에서 소성(저 cost화) ⑥ 도체의 다풍화 ⑦ C·R의 내 장화 ⑧ 저 유전율, 저 팽창율화 ⑨ 고 도전율의 도체 사용 등 가능성이 있고(표 5) 동시소성에 의해 얻을 수 있는 특징을 갖는 것으로 즉, 알루미나제 기판에서 실현 가능한 「수식법과 전식법」을 융합시킨 구조라고 한다.

금후 초고속 컴퓨터에서 민생용까지 광범위하게 응용이 고려되고 있다. 이 밖에 아직 기술적으로 극복해야 할 많은 과제가 예상된다.

- (i) C·R 내 장화 시 800~1000°C에서도 확산 및 반응이 일어나므로 실용레벨로 안정한 C·R을 얻을 수 있는가?
- (ii) 알루미나와 같은 정도의 소재강도, 열전도성, 납땜접착 강도를 얻을 수 있는가? (iii) Cu도체 다풍을 가능하게 하기

표 5 각종 도체금속의 특성

금 속	용점	비점	전기저항	열팽창계수	소성분위기
	(°C)	(°C)	($\mu\Omega \cdot cm$)	($10^{-5}/^{\circ}C$)	
은(Ag)	961	1980	1.6	19.1	공기
금(Au)	1063	2600	2.2	14.2	공기
구리(Cu)	1084	2595	1.7	17.0	환원분위기
니켈(Ni)	1452	3000	7.2	12.8	환원분위기
파라디움(Pd)	1550	2200	10.8	11.0	공기
백금(Pt)	1770	3800	10.6	9.0	공기
몰리브덴(Mo)	2617	4600	5.2	5.4	환원분위기
텅스텐(W)	3377	5527	5.5	4.5	환원분위기

표 6 각종 저온 소성기판의 특성

재료	소성		도체재료	특성 열 전도율							
	조성	분류		온도(°C)	분위기						
						밀도	곡강도	유전율	열전도율	열팽창계수	비저항
PbO-B ₂ O ₃ -SiO ₂ +알루미나(glass)	복합계	900	산화	Au, Ag-Pd	3.12	3000	7.5	0.01	4.2	2.9×10 ¹⁴	
MgO-Al ₂ O ₃ -SiO ₂ -B ₂ O ₃ +석영(glass)	복합계	850~900	산화	Au, Ag-Pd	-	-	4.25~5	-	3~8	-	
B ₂ O ₃ -SiO ₂ +알루미나(glass)	복합계	950	산화	Au, Ag-Pd	2.70	2400	5.6	-	4.5	-	
BaSn(BO ₃) ₂ Al ₂ O ₃ -SiO ₂ -ZrO ₂ -MgO	결정질계 결정질계	960~980 1000~1100	산화 증성~환원	Ag-Pd Ag-Pt Ni	4.61 3.03	1700 2000	8.5 7	0.007 0.02	5.5 5	1.2×10 ¹⁴ >1×10 ¹⁴	
결정화 glass	결정화 glass	850~900	산화	Au, Ag-Pd	2.97	1400	8.4	-	-	>10 ¹⁴	
SiO ₂ -Al ₂ O ₃ -MgO(Li ₂ O)	결정화 glass	855~925	산화~환원	Au, Ag-Pd Cu	-	2000~ 4000	5.3~ 5.7	-	2.4~5.5	-	





그림 11 저온 소성기판의 제조

위하여 N_2 중에서 저온($200\sim300^\circ C$)에서 분해 가능한 그런 쉬트용 바인더가 개발되어 또한 환원 분위기 중에서 소성 가능한 저항, 콘덴서 재료를 얻을 수 있는가? 등 공표된 세라믹 재료로서는 glass와 세라믹의 복합 계, 결정화 glass 계, glass를 함유하지 않은 결정성 세라믹 계가 중심이다. 도체로서는 Au, Ag, Ag-Pd, Ni계가 주체이다. 표 6은 공표된 저온소성기판 특성을 나타낸 것이다. 그 대표적인 것으로서 일본 전기에서 개발된 C·R을 내장한 $PbO\cdot B_2O_3\cdot SiO_2$ glass + Al_2O_3 복합계 저온 소성기판 구조와 제조법을 그림 11에 나타냈다.

중성~환원용용면에서 여러 종류가 고려되지만 예로서 일본 전기에 의해 개발된 VCCO(Voltage Controlled Crystal Oscillator)기판의 실례가 보고되고 있다. 기판 치수는 $17\times10\times1mm^3$ 이고 도체로서 Au 또는 Ag-Pd를 사용하고 콘

덴서는 $Pb(Fe\frac{2}{3}W\frac{1}{3})O_3\cdot Pb(Fe\frac{1}{2}Nb\frac{1}{2})O_3$ 를 사용, $10pF\sim3\mu F$ 용량의 C 8개를 내장하고 또 저항체로서는 RuO_2 계시판 페이스트(Dupont # 1800)를 사용하여 $10\Omega/\square\sim1\mu\Omega/\square$ 범위의 것 10개를 내장하고 있다. 종래의 VCXO 보다 소형화 (1/10)와 비용절감을 달성한 것이다.

4. 결 론

이상으로 세라믹스 다층기능 패키지 제조기술과 적층 기술을 활용한 전자부품은 향후 급속하게 확장된다고 본다. 본 논고에서는 세라믹스 다층기능 패키지 습식법(그린쉬트 다층 동시 소성법)을 중심으로 설명하였으며 향후 기술적 동향과 전망을 살펴보았다. 앞으로 가전제품, 컴퓨터, 이동 통신용 단말기 등 정보통신용 부품분야에서 경박 단소화가 계속 진행되며, 고집적 반도체 chip, module용 패키지 또는 기판의 수요는 기하급수적으로 증가하며, 또한 고밀도 실장의 요구가 점점 강해지리라 예상된다.

고 신뢰성을 갖는 세라믹스 다층기능 패키지 부품이 더욱 더 IMT2000사업에서도 증가할 것이고 향후 LSI기술 혁신에 편승하여 한층 더욱 고성능화, 저 비용화는 물론 다층 패키지의 부품 실장성 개선 등 총체적인 접근과 노력이 결집되어야 한다고 본다.

参考文献

- [1] J. K. Holloman, Electri Onics (5) (1984) 15-18, "Manufacturing Technique Analysis for Surface Mount Technology."
- [2] 岡村壽郎 第7回 ISEM JAPAN 技術講演會, 講演予稿集,(1983) 23-29 "金属ベースプリント配線板"
- [3] 浦, 滉, 安田富郎, 日エレクトロニクス 9-24 (1984) 265~294 "LSI 實への用於始まった SiC セラミック"
- [4] 野村 雄, 慶澤光一, 電子技術 25 (7) (1983) 47~51 "セラミック印刷基板"
- [5] R. A. Gardner, R. W. Nufer, Solid State Technology, (5) 1974 38-43, "Properties of Multi-layer Ceramic Green Sheets"
- [6] R. J. Mac Kinnon, J. B. Blum, Presented at the ACS Conference on Forming, April 26, 1983 "Particle size distribution effects on tape casting $BaTiO_3$ "
- [7] T. Ueyama, H. Wada, N. Kaneko, S. Yamana, H. Uehara, Y. Horibe, Presented at the 2nd US-Japan Seminar on Ferroelectrics and Piezo-

- electrics, Nov. 5, 1984 "Advanced manufacturing process of dielectric ceramic green sheet"
- [8] J. E. Daves, Y. G. Carithers, D. R. Watson, Ceramic Bulletin 50 [11] (1971) 906-912, "Practical Use of Distribution to Predict Particle Size Compacting and Sintering Properties of Calcined Alumina"
- [9] 加藤正利, 萩原泰典, 大友省三, 窯業協会基礎討論會, 1984年 1月, "アルミナグリーンシートの焼成收縮拳動"
- [10] 窯業協会編集委員會 講座小委員會編, (1984) 214-219 "セラミックスの製造プロセス"
- [11] W. R. Cannon, Annual Report of Rutgers, the State University of New Jersey 1983-1984 "deflocculants tape casting BaTiO₃"
- [12] 加藤正利, 工業材料 31 [12] (1983) 34-38 "グリーンシート法"
- [13] 大塚寛治, 萩原覺, 窯業協会誌 92 [4] (1984) 64-72 "アルミナ質セラミックスの遠元雾 気焼成におけるポリビニールブチラール系バインダーの除去とセラミック焼結の相互関係の考察"
- [14] A. J. Projet, サイエンス 13 [9] (1983) 13-25 "大型コンピューターのパッケージ技術"
- [15] 古騰紀誠, 渡 貞, 近藤良三, 日コレクトロニクス 11-19 (1984) 237-272 "最大性能 1.3G FLOPS, マシンサイクル 6ns のスーパーコンピュータSXシステム"
- [16] S. チュレンスキ, D. ジュニン, I. モジイ, 日コレクトロニクス 3-26 (1984) 166-177 "電気特性の制御性を高め, 雜音を抑制したセラミック多層基板"
- [17] D. L. Peltzer, VLSI Design, 4 [1] (1983) 43-47, "Wafer-Scale Integration: The Limits of VLSI?"
- [18] Yuzo Shimada, Kazuaki Utsumi, Masanori Suzuki, Hideo Takamizawa, Mitsuru Nitta, Seiken yano, IEEE, (1983) 314-319 "Low Firing Temperature Multilayer Glass-Ceramic Substrate"
- [19] Hiromi Tosaki, Nobuyuki Sugishita, Akira Ikegami ISHM (1981) 100-105 "New Approaches to Multilayer Hybrid IC with Interlayered Resistors"
- [20] 丹羽統一, 電子材料部會第16回電子材料研究會 (1984) 1-9 "低温焼結材"
- [21] トルン・ディソ・タン, 岩瀬暢男, 電子通信學會, 技術研究報告 (1983) 17-22, "低温焼結セラミック基板"
- [22] Shoichi Tosaka, Susumu Hirooka, Nobuyuki Nishimura, Kenichi Hoshi, Nobutatsu Yamao-ka, IEEE (1984) 358-362 "Properties of a Low Temperature Fired Multilayer Ceramic Substrate"
- [23] W. A. Vitriol, J. I. Steinberg, ISHM, (1984) 593-598 "Development of A Low Temperature Cofired Multilayer Ceramic Technology"
- [24] 高見澤秀男, エレクトロニク・セラミクス, 15 (1984) 9-15 "低温焼結多層セラミック板"
- [25] Kazuaki Utsumi, Yuzo Shimada, Hideo Takamizawa, Shuzo Fujii, Satoshi Naramatsu, ISHM (1984) 433-440 "Application Monolithic Multicomponents Ceramic Substrate for Voltage Controlled Crystal Oscillator"

저자 약력

성명 : 신용덕

❖ 학력

1991 성균관대학교 대학원 전기공학과(공박)

❖ 경력

1998 Pennstate Univ. Visiting

현재 원광대학교 공대 전기전자 및 정보공학부 교수

* E-mail: ydshin@wonmns.wonkwang.ac.kr

성명 : 조인철

❖ 경력

1978. 4~1987. 9 쌍용연구소 연구원

1987.10~2000. 5 한국뉴세라믹연구소 선임연구원

2000. 5~현재 (주)한원마이크로웨이브 기술이사