

특집 : 전력용 반도체 소자

# 새로운 thyristor의 소개

이현우\*, 전중함\*\*

(경남대 전기공학과 교수\*, 대구보건대학 소방안전관리과 교수\*\*)

## 1. 사이리스터 현황과 과제

전자관 스위치의 대치로 고체화된 스위치 반도체 소자 사이리스터는 턴 오프 기능을 갖지 않으며 고내압 대용량화에 적용되는 Device이다. 동작 주파수가 낮은 전력용으로 많이 사용된다.

전력계통에 사용되는 대전력 변환기 등에는 수십 MW에서 수백 MW의 용량이 필요하며 많은 수의 소자를 직, 병렬 접속하여 사용하므로 우선적으로 소자의 내압과 전류용량을 높려나가려고 한다. 또 고전압회로에서는 게이트 회로의 절연과 노이즈의 문제를 피하기 위하여 광 신호로 Trigger 되는 광 사이리스터가 주류를 이룬다. 최근 일본에서 개발된 소자로서는 8kV, 3.5kA의 대용량 사이리스터 있으며 전력 분야에서는 앞으로도 한 층 고내압 대용량화가 요구되어진다.

현재 Power Device로서는 사이리스터외에 GTO, IGBT, SIT, MOSFET등이 사용되어지고 있지만 IGBT는 절연 게이트를 가지므로 구동 전력이 작고 활동전압이 MOSFET에 비해 다소 적은 등의 특징으로 범용소자로서 널리 보급되고 있다. 그러나 사이리스터에 비하여 ON 전압이 높으므로 사이리스터와 같이 ON 전압이 낮고 능동 절연 게이트를 가진 Device가 요구되고 있다.

이러한 배경에서 새로운 사이리스터인 MAGT에 대하여 기술하고, 발표된 복합 특성을 가진 복합 Device 소자 MCT, EST에 대하여 기술하고자 한다.

## 2. MAGT

MAGT(MOS Assisted Gate-Triggered Thyristor)는 Pulse Power 전용의 고속 Turn On Device이다. 그림 1은 2,500V정격의 MAGT의 구조단면도와 등가회로를 나타낸




그림 1 MAGT의 기본구조와 등가회로

다. 사이리스터 구조를 보면 n에미터와 n베이스 간에 n채널 MOSFET가 형성되어 있어 사이리스터의 스위칭능력과 MOSFET의 고속 턴온 능력을 양자의 성능을 모두 가진다. 게이트에 정전압을 인가하여 MOSFET를 On하는 것으로 턴 온 동작에 들어가게 된다. 또 게이트에는 별도로 베이스가 설계되어 있어 Pulse 통전 후에 베이스에 부전압을 인가하는 것으로 소자내부의 잔류 Carrier를 급속히 빼내어 다음 전압인 가시의 dv/dt 내량을 향상시킨다.

MAGT에는 턴온시 전자가 캐소우드에서 MOSFET를 통하여 직접 n베이스에 주입되므로 종래의 사이리스터에 비해 n 베이스의 Carrier 축적이 빠르고 고속 턴온이 실현된다 또 n배퍼 구조를 채용하여 n베이스의 두께를 순 방향내압을 유지하는 범위에서 최소화하는 것이다. ON 전압 저감을 도모한다. 더욱 p베이스의 두께를 최적화하는 것으로 n에미터에서 n베이스의 Carrier 주입효율을 높인다. 즉 IGBT동작에서 사이리스터 동작으로 이행을 고속화하는 설계로 되어 있다. Pulse 도통시의 MAGT의 동작은 3개의 주기로 나누어진다.




그림 2 턴온 과정에 있는 MAGT 내부의 캐리어 동작 모드




그림 3 턴온시 전압전류 파형

a) 기간 1 : 전자가 캐소우드에서 MOS채널을 통하여 n베이스에 주입되며 공핍층이 소멸되어 소자의 ON저항이 급격히 저하하는 기간(그림 2(a)). 2,500V의 MAGT에서는 애노드 전압이 강하를 개시하는 때부터 약 60ns 사이의 기간이다.

b) 기간 2 : MOS채널에 의하여 전자의 주입과 동시에 p에 미터에서 Hole의 주입이 행해져 n베이스의 전도도 변조가 발생한다(IGBT동작). MOS 채널 부근의 사이리스터가 동작하여 소자의 ON저항이 더욱 내려가는 기간(그림 2(b)). ON저항에  $di/dt$  의존성으로 보여지는 것이 이 기간의 특징이다. 사이리스터의 동작은 MOS채널 근방의 극한된 범위에 머물러 있으므로 이기간은 IGBT모드가 지배적이다.

c) 기간 3 : 사이리스터부의 도통영역이 MOS채널 인접한 범위에서 n에미터 전체로 넓다. 소자의 ON저항이 서서히 저하하는 기간(그림 2(c)). 이 기간에는 소자 내부의 Carrier의 밀도가 포화되기 위한 ON 저항은 동작조건( $di/dt$ , Peak전류)에 관계하는 동일한 수치를 나타낸다.

그림 3은 Chip Size 8mm X 8mm(유효면적 0.25cm<sup>2</sup>)의 Device를 턴온 할 때의 전류 전압 파형의 예이다. Peak전류 8kA(32kA/cm<sup>2</sup>),  $di/dt = 21kA/\mu s$ (84kA/ $\mu s/cm^2$ )의 고속 대전류 통전능력이 확인됐다.

### 3. MCT

그림 4는 MCT(Mos Controlled Thyristor)이라고 부르는 것으로서 1984년에 Temple에 의하여 MOS gate로 턴온 및 턴오프 가능한 사이리스터로서 처음 보고되었다. 구조는 그림과 같이 n채널과 p채널의 두 가지 MOSFET로 ON, OFF 동작을 하는 것이다. 턴온 모드에서는 n채널 MOS가 동작하여 캐소우드에서 전자 주입되는 것과 동시에 애노드에서 Hole이 주입되는 npnp형역이 사이리스터동작 즉 Latch up 상태로 된다. 그림 5는 600V급 순방향 특성이다. MCT는




그림 4 MCT의 단면구조




그림 5 턴오프 Device의 순방향 특성비교




그림 6 EST의 단면구조와 등가회로




그림 7 EST의 V-I특성

IGBT의 약 10배, FET에 비하여 100배의 전류를 흘리는 것으로 되어 있다. 텐오프 동작은 p채널 MOS의 동작에 의하여 n+에미터 층을 p베이스 층과 단락 시키고 n+에미터 층에서 전자주입을 저지하는 것으로 실현한다. MCT에서는 텐오프 성능을 높이므로 OFF용 MOSFET의 ON저항을 작게 할 필요가 있다. 그러므로 셀을 미세화하여 MOSFET의 채널저항을 작게한 성능향상을 보여주고 있다.

#### 4. EST

그림 6은 Bliga에 의하여 제안된 EST(Emitter Switched Thyristor)의 구조를 나타낸다. 본 소자는 MCT와 같은 모양

으로 절연 게이트에 의하여 주 전류를 ON, OFF시키는 사이리스터로 되어 있어 주 사이리스터부와 캐소우드사이에 n채널 층이 삽입된 형태로 되어 있다. 이것의 순방향 특성은 포화특성을 나타내며, 부하단락시 과대한 전류에대하여 소자 자체가 보호작용을 가진다. 단 그림과 같이 주 사이리스터에 접속된 기생 사이리스터가 존재하며 이 기생 사이리스터가 동작을 억제하므로 캐소우드측이 깊도록 P+층을 설계하고 있다.

그림 7은 시작소자의 V-I특성을 나타낸다. 낮은 게이트 전압에서 전류포화 특성을 나타낸다. 게이트전압의 크기에 따라 IGBT영역 → EST영역 → 사이리스터영역으로 변화 한다.

#### 참 고 문 헌

- [1] 일본電氣學會技術報告書710虎大電力パルス發生技術とそれに向けにパワーデバイスの動向
- [2] 일본電氣學會誌118卷5虎, 1998年最近のパワーデバイスの動向

#### 〈저 자 소 개〉



이현우(李鉉雨)

1953년 4월 28일생. 1979년 동아대학교 전기공학과 졸업(학사). 1984년 영남대학교 대학원 전기공학과 졸업(석사). 1992년 동아대학교 대학원 전기공학과 졸업(박사). 1993년 일본 대판공대 객원연구원. 현재 경남대학교 공대 전기전자공학과 교수. 당 학회 편집이사.



전중합(田重穢)

1955년 5월 13일생. 1979년 명지대학교 전기공학과(학사). 1986년 명지대학교 대학원 전기공학과(석사). 1998년 경남대학교 대학원 전기공학과(박사). 현재 대구보건전문대학 소방안전관리과 조교수.