The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

A Proposal for Hit Ratio Improvement of a Microprocessor's Cache Memory

마이크로프로세서 캐쉬메모리의 적중률 개선을 위한 제안

  • 조용훈 (대구미래대학 컴퓨터정보처리과) ;
  • 김정선 (한국항공대학교 항공전자공학과)
  • Published : 2000.04.01
Download PDF
⟨ Previous Next ⟩

Abstract

A microprocessor, which is used as a CPU for state-of-the-art personal computers, adopts 256KB or 512KB L2(Level 2) cache memory. This cache hires Direct Mapping Procedure, 32B Line Size, and no Write Allocation. In this cache architecture, we can expert about 2.5% hit ratio improvement by using 8-way Set Associative Mapping instead of Direct Mapping, 128B Line Size instead of 32B, and Write Allocation.

현재 사용되고 있는 개인용 컴퓨터의 중앙처리장치로서 주종을 이루고 있는 마이크로프로세서는 256KB, 혹은 512KB의 L2(Second Level) 캐쉬를 Direct Mapping, 32B 라인사이즈, 그리고 Write Allocation을 채택하지 않는 형태로 사용하고 있는데, 이러한 L2 캐쉬에서 Mapping 방식을 8-way Set Associative Mapping Procedure로 바꾸고, 라인사이즈를 늘려서 128B 이상으로 변경하고, 그리고 Write Allocation을 채택하였을 경우 그 적중률(Hit Ratio)이 약간의 하드웨어적 추가 비용만으로 2.5% 정도 개선됨을 확인하였다.

Keywords

References

  1. 한국통신학회논문지 v.21 no.1 The Effects of Cache Memory on the System Bus Traffic Y. H. Cho;J. S. Kim
  2. Computer Architecture, a Quantitative Approach J. L. Hennessy;D. A. Patterson
  3. ACM Computing Surveys v.25 no.3 Cache Coherence in Large-Scale Shared-Memory Multiprocessors: Issues and Comparisons D. J. Lilja
  4. IEEE Trans. on Computer Evaluating Associativity in CPU Caches M. D. Hill;A. J. Smith
  5. Journal of VLSI and Computer Systems v.2 no.1-2 Cache Memory optimization to Reduce Processor/Memory Traffic J. R. Goodman
  6. 한국정보처리학회논문지 v.4 no.3 n-way Set Associative Cache 와 Fully Associative Cache의 성능분석 조용훈;김정선
  7. 82434LX/82434NX PCI, CACHE AND MEMORY CONTROLLER(PCMC) IntelCorporation