Design of a CAM-Type Traffic Policing Controller with minimum additional delay

시간지연을 최소화한 CAM형 트래픽 폴리싱 장치 설계

  • 정윤찬 (가톨릭대학교 컴퓨터·전자공학부) ;
  • 홍영진 (가톨릭대학교 가상대학운영실)
  • Published : 2000.04.01

Abstract

In order to satisfy the desired QoS level associated with each existing connection, ATM networks require traffic policing during a connection. Users who respect the contract should receive the function of transparent traffic policing without any interruption. However, contract violations should be detected and mediated immediately. So we propose a CAM type policing controller to allow user cell streams to minimize additional delay. The proposed policing scheme controls policing actions including traffic shaping by suitably spacing cells on each virtual circuit. This policing action is based on parallel processing of multiple cell stream which arrive in ATM multiplexed virtual circuits. We have developed an analytical model of the proposed policing scheme to examine the amount of cell loss and delay, which depends on traffic load, the size of policing buffers and minimum spacing cell time.

ATM 망에서 각 통신 회선의 QoS 수준을 만족시키기 위하여 ATM 망은 통화중에 각 가상 회선별 트래픽 폴리싱을 수행한다. 이 때 회선 호수락 제어 할당시의 약속을 잘 지키는 트래픽에 대해서는 폴리싱을 하지 않는 것처럼 보이게 하고, 반면에 약속을 위반한 트래픽 흐름은 빨리 찾아내어 적절한 제어를 하여야 한다. 이 논문에서는 이러한 폴리싱의 기본 원칙을 만족시킬 수 있도록 폴리싱 장치내에서의 추가 지연시간을 최소화 할 수 있는 CAM을 활용하는 폴리싱 정치설계를 제안한다. 이 제안된 폴리싱 장치는 ATM으로 다중화된 여러 가상 채널들의 셀도착 흐름에 대해서는 병렬처리 개념으로 동작하고 가상채널 상호간에는 서로 독립적으로 동작하여 가상회선별로 인접셀간의 간격을 일정 수준 유지시켜주는 트래픽 쉐이핑 기능도 동시 수행된다. 또, 제안한 폴리싱장치의 성능분석모델을 개발하고, 이를 이용하여 트랙픽 부하, 폴리싱 버퍼용량, 최소 셀간 간격 등의 변수에 따른 폴리싱 버퍼에서의 셀 손실, 셀 지연시간 성능을 분석한다.

Keywords

References

  1. Quality of Service : Delivering QoS on the Internet and in Corporate Networks Paul Ferguson;Geoff Huston
  2. ATM : USER-NETWORK INTERFACE SPECIFICATION (Ver. 3.1) The ATM Forum
  3. Traffic Management Specification (Ver. 4.0) The ATM Forum
  4. ISS'97 : World Telecommunications Congress v.2 Delay Performance of The New INTERNET Service With Guarantied QoS Kees Van der Wal;Michael Mandjes;Harrie Bastiansen
  5. ISS'97 : World Telecommunications Congress v.1 IP and ATM Integration : QoS issues with Enhanced Buffer Scheduling Michael Falchi
  6. 한국 통신학회 논문지 v.23 no.1 다중경로 ATM 스위치에서의 간격조절기에 관한 연구 이상미;정윤찬;김휘동
  7. 전기전자학회논문지 v.1 no.1 다수경로를 갖는 ATM 교환 구조에서의 셀 순서 바뀜 성능 정윤찬
  8. IEEE Proceedings Part I v.141 no.1 Analysis of the out-of-sequence problem and the preventive schemes in a parallel switch architecture for high-speed ATM networks Y. C. Jung;C. K. Un;S. M. Ryu;S. C. Lee
  9. IEEE Trans. Communication v.43 no.11 Banyan multipath selfrouting ATM switches with shared buffer type switch elements Y. C. Jung;C. K. Un