한국정보과학회논문지:시스템및이론 (Journal of KIISE:Computer Systems and Theory)

한국정보과학회 (Korean Institute of Information Scientists and Engineers)
권호 표지

데이터 경로 합성에서의 연결선 최적화를 위한 다중포트 메모리 할당 알고리즘

A Multiport Memory Allocation Algorithm for Optimizing Interconnections in Data Path Synthesis

  • 김태환 (한국과학시루원 전자전산학과) ;
  • 홍성백 (한국과학기술원 전자전산학과)
  • 발행 : 2000.09.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

상위단계 합성에서 데이터 저장을 위한 메모리 할당 문제는 중요하게 다루어지는 영역의 하나이다. 이 논문에서는, 다중포트(multiport)메모리 할당 문제에 대한 새로운 방법을 제안한다. 문제의 복잡도를 줄이기 위해, 기존의 연구들은 요약하면, 두 단계의 과정으로 이루어지고 있다. 첫 번째 단계에서는 변수들을 몇 개씩 묶어서 하나의 메모리를 형성한다. (즉 메모리 최적화 문제를 푼다.) 두 번째 단계에서는 메모리들과 기능모듈들 간의 연결선을 최적화시킨다. (즉, 연결선 최적화 문제를 푼다) 이 경우 심각한 단점은 연결선의 비용을 최소화하는 데는 한계가 있다는 것이다. 다시 말해, 연결선의 비중이 점점 중요하게 되어지는 설계 추세에서 기존의 방법은 다중포트 메모리 사용을 통해 얻을 수 있는 연결선 최소화를 극대화하는데 한계가 있음을 뜻한다. 이를 극복하기 위해, 우리는 새로운 할당 방법을 제시한다. 구체적으로 먼저, 연결선 최소화를 해결하고, 그 다음에, 메모리 최적화를 시도한다. 또한 제안한 알고리즘은 연결선 최소화 과정 동안 다음 단계에서 결정될 메모리 비용도 적절히 고려한다. 우리는 다양한 실험을 통해, 우리의 제안한 방법이 기존의 연구보다 상당히 효율적인 것임을 보인다.

키워드

참고문헌

  1. D. Gajski, N. Dutt, A. Wu and S. Lin, High-Level Synthesis Introduction to Chip and System Design, Kulwer Academic Publishers, 1992
  2. C.-J. Tseng and D.P. Siewiorek, 'Automated Synthesis of Data Paths in Digital Systems.' IEEE Trans. on Computer-Aided Design, Vol. CAD-5, No. 3, pp. 379-395, July 1986
  3. P. Marwedel, 'The MIMOLA design system: Tools for the Design of Digital Processors,' Proc. Design Automation conference, pp. 587-593, 1984
  4. L. Stok, 'Interconnection Optimization During Data Path Allocation,' Proc. European Design Automation Conference, pp. 141-145, 1990 https://doi.org/10.1109/EDAC.1990.136635
  5. M. Balakrishnan et aI., 'Allocation of Mutiport Memories in Data Path Synthesis,' IEEE Trans, on Computer-Aided Design, Vol. 7, No.4, pp. 536-540, April 1988
  6. I. Ahmad and C. Y. Roger Chen, 'Post-Process for Data Path Synthesis using Multiport Memories,' Proc. International Conference on Computer-Aided Design, pp. 276-279, 1991
  7. P. R. Panda, N. Dutt, and A. Nicolau, 'Memory Issues in Embedded Systems-on-Chip: Optimizations and Exploration,' Kluwer Academic Publishers. Morwell, MA, 1999
  8. L. Ramachandran, D. D. Gajski, and V. Chaiyakul, 'An algorithm for Array Variable Clustering,' Proc. of European Design Automation conference, pp. 262-266. 1994 https://doi.org/10.1109/EDTC.1994.326867
  9. H. Schmit and D. E. Thomas, 'Synthesis of Application Specific Memory Designs,' IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems, Vol. 5, No. 3, pp. 101-111, March 1997 https://doi.org/10.1109/92.555990
  10. P. R. Panda, 'Memory Bank Customization and Assignment in Behavioral Synthesis,' Proc. International Conference on Computer-Aided Design, pp. 477-481, 1999
  11. F. J. Kurdahi and A. C. Parker, 'REAL: A Program for Register Allocation,' Proc. Design Automation Conference, pp. 80-85, 1987 https://doi.org/10.1145/37888.37920
  12. E. G. Coffman et aI., 'Approximation Algorithms for Bin Packing An Updated Survey' in Algorithm Design for Computer System Design, M. Luccertini, G. Ausiello and P. Serafiri, Springer Verlag, 1984
  13. M. R. Garey, R. L. Graham, D. S. Johnson and A. C. Yao, 'Resource Constrained Scheduling as Generalized Bin Packing,' J. combinatorial Theory, Ser. A21, pp. 257-298, 1976
  14. C. Y. Huang, Y. S. Chen, Y. L. Lin, Y. C. Hsu, 'Data Path Allocation Based on bipartite Weighted Matching,' Proc. Design Automation Conference, pp. 499-504, 1990 https://doi.org/10.1109/DAC.1990.114907
  15. C. A. Parpachristou and H. Konuk, 'A Linear Program Driven Scheduling and Allocation Method Followed by an Interconnection Optimization Algorithm,' Proc. Design Automation Conference, pp. 77-83, 1990 https://doi.org/10.1145/123186.123231
  16. P. G. Paulin and J. P. Knight, 'High-Level Synthesis Benchmark Results using a Global Scheduling Algorithm,' in Logic and Architecture Synthesis for Silicon Compilers, North-Holland, pp. 211-228, 1989
  17. F. S. Tsai and Y. C. Hsu, 'Data Path Construction and Refinement,' Proc. International Conference on Computer-AI＼ided Design, pp. 308-311, 1990 https://doi.org/10.1109/ICCAD.1990.129910
  18. B. S. Haroun and M. I. Elmasry, 'Architecture Synthesis for DSP Silicon Compiler,' IEEE Trans. on Computer-Aided Design, Vol. CAD-8, No.4, pp. 431-447, April 1989