

실리콘 전력 MOSFET의 온도에 따른 항복전압 및 On 저항

速報論文

49C-4-7

Temperature Dependent Breakdown Voltage and On-resistance of Si Power MOSFETs

朴日用* · 崔然益** · 鄭相九***

(Il-Yong Park · Yearn-Ik Choi · Sang-Koo Chung)

Abstract - Closed-form expressions for the temperature dependent breakdown voltage and the on-resistance of the Si power MOSFETs were derived by employing effective temperature dependent ionization coefficient for electrons and holes. The breakdown voltage increases by 20 % and the on-resistance increases 2 times when the temperature increases from 300 K to 423 K. The analytic results normalized to the values at 300 K show good agreement with the experimental data of Motorola within 3.5 % and 7 % for the breakdown voltage and the on-resistance, respectively.

Key Words : Silicon, power MOSFETs, breakdown voltage, on-resistance, temperature dependence

1. 서 론

전력 MOSFET는 바이폴라 트랜지스터에 비하여 스위칭 속도가 빠르고, 입력 임피던스(input impedance)가 높아 구동 회로를 간단하게 할 수 있는 장점이 있어 최근 많은 전력 시스템에 사용되고 있다. 이런 전력 시스템과 이에 사용되는 전력소자에서는 동작시 고온의 열이 발생하므로 중요 설계 변수의 온도 특성에 대한 연구가 필요하다.

전력 MOSFET에서 항복전압(breakdown voltage)과 온-저항(on-resistance)은 전력소자(power device)의 특성을 결정짓는 중요한 성능 지수(figure of merit)로 항복전압은 에피층의 비저항(resistivity)과 두께의 함수이며, Fulop[1]에 의해 $BV=5.34 \times 10^{13} N_D^{-3/4}$ 로 유도된다. 이때 온-저항은 에피층의 비저항과 두께에 비례하므로, 온-저항과 항복전압 사이의 이런 trade-off 관계를 C. Hu[2]는 $R_{on}=8.3 \times 10^{-9} BV^{2.5}$ 로 유도한 바 있다. 그러나 Fulop과 Hu의 식은 300 K 때의 식이므로 온도가 변할 경우에는 타당하지 않다. 항복전압을 결정짓는 임계전계(critical electric field)는 온도의 함수이므로 항복전압 역시 온도에 따라 변하며, 에피층의 비저항 및 온-저항도 온도의 함수이다.

본 논문에서는 온도에 따른 전자, 정공의 이온화계수로부터 항복전압의 해석식을 온도 함수로 구하고, 이를 이용하여 온도에 따른 온-저항식을 유도한다. 이론적으로 구한 전력 MOSFET의 항복전압과 온-저항 특성을 Motorola 제품의 실험결과와 비교한다.

2. 항복전압과 on 저항의 온도 특성

2.1 항복전압의 온도변화

실리콘에서의 에벌랜치 항복(avalanche breakdown)은 전자(electron)와 정공(hole)의 이온화계수, α_n, α_p 가 식 (1)의 이온화적분식을 만족할 때 발생한다.

$$\int_0^W \alpha_p \exp \left[- \int_0^x (\alpha_p - \alpha_n) dx \right] dx = 1 \quad (1)$$

이때 식(1)은 공핍층 내에서 진행되는 multiplication이 무한대가 되는 조건이다. 식(1)의 이중 적분을 계산하는 것은 수치 해석적인 방법을 사용해야 하므로 복잡하다. 따라서 온도 의존도를 포함한 전자와 정공의 이온화계수[3]를 이용하여 유효이온화계수로 근사하면 식 (1)은

$$\int_0^W \alpha_{eff}(T) dx = \int_0^W \gamma(T) |E|^7 dx = 1 \quad (2)$$

로 간단히 나타낼 수 있다. 여기서

$$\gamma(T) = 1.61 \times 10^{-40} T^2 - 1.72 \times 10^{-37} T + 5.51 \times 10^{-35} \quad (3)$$

이다. 식 (3)은 상온에서 $\gamma=1.8 \times 10^{-35}$ 로 Fulop의 식과 일치한다[1]. P-N 다이오드의 항복전압은 전계

$$E(x) = \frac{qN_D W_{PP}}{\epsilon_s} \left[1 - \frac{x}{W_{PP}} \right] \quad (4)$$

* 正會員 : 亞州大 分子科學技術學科 博士課程

** 正會員 : 亞州大 分子科學技術學科 教授 · 工博

*** 正會員 : 亞州大 電子工學科 教授 · 工博

接受日字 : 1999年 12月 9日

最終完了 : 2000年 3月 3日

을 식 (2)에 대입하여 최대 공핍층 폭, W_{PP} 를

$$W_{PP} = 1.19 \times 10^6 \cdot \gamma(T)^{-0.125} N_D^{-0.875} \quad (5)$$

구하고, 이를 식 (4)에 대입하여 적분하면 온도에 따른 항복전압을

$$BV_{PP} = 1.08 \times 10^5 \cdot \gamma(T)^{-0.25} N_D^{-0.75} \quad (6)$$

로 표현할 수 있으며, 온도가 300 K 때의 항복전압으로 정규화하면

$$\frac{BV_{PP}}{BV_{PP}(300K)} = 2.057 \times 10^{-9} \cdot \gamma(T)^{-0.25} \quad (7)$$

가 된다.

그림 1은 온도에 따른 정규화된 항복전압의 그래프이다. 그림 1에서 실선은 식(7)의 식이고, +, ▲, □로 나타낸 것은 각각 Motorola 전력 MOSFET 중에서 MTP6N60E, MTP12P10, MTW16N40E의 실험값이다[4].




그림 1 온도에 따른 정규화된 항복전압

Fig. 1 Normalized breakdown voltage as a function of absolute temperature

항복전압은 온도가 증가할수록 증가하는 경향을 보이며, 450 K일 때의 항복전압은 300 K일 때보다 20-25 % 증가한다. 이는 mean free path가 온도에 반비례하므로 온도가 증가할수록 전계에 의해 가속될 수 있는 거리가 짧아지고, 더 강한 전계에서 충돌 이온화 현상이 발생하게 되기 때문이다. 결국 항복현상이 발생하는 임계전계(critical electric field)가 온도에 따라 증가하게 된다[5]. 식 (7)의 결과는 실험결과와 3.5 % 이내에서 잘 일치한다.

2.1 온도 변화에 따른 on 저항

전력 MOSFET에서 이상적인 온-저항식은

$$R_{on} = \frac{W_{epi}}{q N_D \mu_n} \quad (8)$$

로 주어진다. 여기서 W_{epi} 는 에피층의 두께, q 는 전자의 전하량, N_D 는 에피층의 농도, μ_n 은 전자의 이동도(mobility)이다. 주어진 농도에서 에피층의 저항을 최소화하기 위해서는 에피층의 두께(W_{epi})를 최대 공핍층 폭(W_{PP})과 같게 해야 한다. 상온에서는 에피 저항이 에피층의 농도에 의해서만 결정되나, 온도가 변할 경우에는 그 값이 이동도, 항복전압, 최대 공핍층 폭이 변하는 정도에 따라 다르다.

식 (8)에서 에피층의 농도(N_D)는 100 K ~ 500 K의 온도 범위에서 일정하므로 온도함수를 포함한 변수는 에피층의 두께와 이동도이다. 에피층의 두께는 온-저항을 최소화하기 위해서 최대 공핍층 폭과 같게 해야 하므로 식 (5)에 식 (6)을 대입하여 공핍층 폭을 항복전압의 함수로 정리한 다음 다시 식 (8)에 대입하고 온도 함수를 포함한 이동도, $\mu_n(T) = 1360(T/300)^{-2.42}$ [6]을 식 (8)에 대입하여 정리하면

$$R_{on}(T) = 1.43 \times 10^9 \left(\frac{T}{300}\right)^{2.42} \sqrt{\gamma(T)} BV(T)^{2.5} \quad (9)$$

와 같이 에피층의 저항을 온도와 항복전압의 함수로 나타낼 수 있으며, 이를 300 K 때의 값으로 정규화하면

$$\frac{R_{on}(T)}{R_{on}(300K)} = 4.49 \times 10^3 \left(\frac{T}{300}\right)^{2.42} \cdot \gamma(T)^{0.25} \quad (10)$$

가 된다. 식 (9)는 300 K에서 $R_{on} = 6.05 \times 10^{-9} BV^{2.5}$ 로 간단하게 되며, 이는 C. Hu[2]의 식과 일치한다.




그림 2 온도에 따른 정규화된 에피 저항

Fig. 2 Normalized epi-resistance as a function of absolute temperature

그림 2는 온도에 따른 에피저항을 300 K에서의 에피저항으로 정규화하여 나타낸 그래프이다. 그림 2에서 실선으로 표시된 것은 유도된 식(10)의 결과이며, 점선으로 표시된 것은 Baliga의 식 $R_{om} = R_{om}(25^\circ\text{C})(T/300)^{2.3}$ 에 의한 결과이다 [7]. 그림 2에 Motorola 전력 MOSFET의 시험 결과를 함께 표시했다. 그림 2에서 온-저항식의 결과는 실험 데이터와 7% 이내로 잘 일치한다.

3. 결론

실리콘에서 온도 의존도를 포함한 유효이온화계수를 이용하여 해석적인 항복전압식을 농도와 온도의 함수로 유도했고, Motorola의 실험데이터와 비교하여 3.5%내로 일치함을 보였다. 또한 온도 함수를 포함한 해석적인 에피 저항식을 항복전압의 함수로 유도하고, 상온에서의 에피 저항으로 정규화한 후 Motorola 전력 MOSFET의 시험결과와 비교하여 7% 이내로 일치함을 보였다. 유도된 항복전압식과 온-저항식은 전력 MOSFET을 설계하는데 유용하게 사용될 수 있으리라 기대된다.

감사의 글

이 논문은 아주대학교 95년도 연구용 기자재 지원과 과학기술부와 산업자원부의 지원에 의한 <시스템 집적반도체기반기술개발사업>의 일환으로 작성되었음.

참 고 문 헌

- [1] W. Fulop, "Calculation of avalanche breakdown voltages of silicon p-n junctions," *Solid-St. Electron.* Vol. 10, pp. 39-40, 1967.
- [2] C. Hu, "A parametric study of power MOSFETs," *Record of IEEE Power Electronics Specialists Conference*, pp. 385-395, June 1979.
- [3] Y. Okuto and C. R. Crowell, "Threshold energy effect on avalanche breakdown voltage in semiconductor junction," *Solid-St. Electron.* Vol. 18, pp. 161-168, 1975.
- [4] Motorola Inc., TMOS power MOSFET transistor device data, 1994.
- [5] R. Hall, "Temperature coefficient of the breakdown voltage of Si p-n junctions," *Int. J. Electron.*, Vol. 22, p. 513, 1967.
- [6] C. Canali *et al.*, "Electron drift velocity in silicon," *Phys. Rev.*, Vol. B12, pp. 2265-2284, 1975.
- [7] B. J. Baliga, *Power Semiconductor Devices*, PWS, 1996.