

Electrical Properties of  $(\text{Sr}_{0.85}\text{Ca}_{0.15})\text{TiO}_3$  Thin Films with Top Electrodes

曹春男\* · 金鎮士\*\* · 申喆基\*\* · 吳在漢\*\*\* · 崔雲植<sup>§</sup> · 金忠熾<sup>§§</sup> · 李準雄<sup>§§§</sup>  
 (Choon-Nam Cho · Jin-Sa Kim · Cheol-Gi Shin · Jae Han-Oh · Woon-Shik Chol ·  
 Chung-Hyeok Kim · Joon-Ung Lee)

**Abstract** -  $(\text{Sr}_{0.85}\text{Ca}_{0.15})\text{TiO}_3$ (SCT) thin films were deposited on Pt-coated  $\text{TiO}_2/\text{SiO}_2/\text{Si}$  wafer by the rf sputtering method. Experiments were conducted to investigate the electrical properties of SCT thin films with various top electrodes. Various top electrodes as Pt, Al, Ag, Cu were deposited on SCT thin films by sputter and thermal evaporator. The characteristics of C-F and C-V of SCT thin films were not obviously varied with various top electrodes, SCT thin films annealed at 600°C represents a favorable capacitance characteristics than SCT thin films not annealed, and Pt top electrode have the most high capacitance. The characteristic of I-V of SCT thin films showed that Pt top electrode revealed more less leakage current density than other electrodes, had a leakage current density below  $10^{-8}[\text{A}/\text{cm}^2]$  until 25[V] applied voltage.

**Key Words** : RF Sputtering method, Thin Films, Top electrodes, Leakage Current, Electrical Properties

1. 서 론

최근의 기억소자 집적기술은 고속화와 더불어 대용량화가 급속히 진행되고 있다. 하지만 DRAM의 충분한 정전용량 확보를 위한 방안으로 기억용 박막 캐패시터 면적을 증가시키는 기법과  $\text{SiO}_2$  박막화가 한계에 이르게 되어 유전상수가 큰 재료의 개발이 요구됨에 따라 고유전물질에 대한 연구가 진행되고 있다. 현재 진행되고 있는 고유전물질에는  $\text{Ta}_2\text{O}_5$ ,  $\text{Nb}_2\text{O}_5$ ,  $\text{BaTiO}_3$ ,  $\text{PbTiO}_3$ ,  $\text{SrTiO}_3$ ,  $(\text{Ba,Sr})\text{TiO}_3$  등이 있으며, 고유전물질의 제조 방법으로는 sputtering에 의한 방법, LSCVD, PECVD, 그리고 MOD, MOCVD 등이 있다.[1-3] 이러한 고유전용 박막재료의 실용화에 있어서 해결해야 할 중요한 문제점 중의 하나가 바로 전극물질의 선택 및 관련공정의 개발이다. 전극물질의 특성에 따라서 전극/유전체간의 계면특성이 현저히 달라져 MIM capacitor의 전기적 특성에 큰 영향을 미치기 때문이다. 또한, 대부분의 고유전물질들은 실리콘을 함유하지 않은 복합 산화물로서 구성되어 있으므로 기존의 다결정 실리콘 박막을 전극으로 사용할 수 없음에 따라 다음과 같은 전극물질의 특성이 필요하게 되었다. 첫째, 기판으로부터 캐패시터 전극으로의 실

리콘 확산에 의한 전극/유전체 계면에서의 silicon oxide나 metal-silicate 등의 저유전율 물질의 생성을 억제시킬 수 있어야 한다. 둘째, 실리콘 기판 그리고 silicon oxide등과 접착이 양호해서 유전체 박막 증착과 공정 후에도 필링(peeling)등의 현상이 없이 양호한 접착을 유지하여야 한다. 셋째, 전극물질의 표면이 후속 열처리 후에도 힐록(hillock)등의 생성없이 평탄성을 유지하여야 한다. 넷째로 패턴링을 위하여 전극물질의 식각공정이 용이하여야 한다. 이러한 특성의 적절한 전극물질의 선택 및 제조 공정기술의 확보와 고유전 박막의 제조공정 기술과의 집적을 통한 MIM 캐패시터 최적화 기술이 확보되어야만 1Giga DRAM급 이상의 캐패시터로서 실용화가 가능할 것이다.[4-5] 현재 여러 종류의 하부전극 위에 고유전물질이 제조되어 증착조건이 박막의 결정성, 미세구조 및 계면구조에 미치는 영향에 대해서는 연구되었으나 상부전극에 따른 전기적 특성에 대해서는 거의 고찰되지 않았다.[6,7] 따라서 본 연구에서는  $\text{SrTiO}_3$ 계 박막의 Sr의 일부를 Ca로 치환시켜  $(\text{Sr}_{0.85}\text{Ca}_{0.15})\text{TiO}_3$ (SCT) 박막을 제조하여 다양한 상부전극(Pt, Al, Ag, Cu)을 스퍼터링과 열 증착법을 이용하여 증착한 후, 전기적인 특성을 비교함으로써 우수한 특성을 나타내는 최적의 상부전극을 얻고자 하였다.

2. 본 론

2.1 SCT 박막 제조

본 연구에서는 구조적 및 전기적 특성이 안정하고 우수한 것으로 알려진  $\text{SrTiO}_3$ 계 세라믹 박막을 제조하기 위한  $(\text{Sr}_{0.85}\text{Ca}_{0.15})\text{TiO}_3$ 의 타겟을 제조하기 위하여  $\text{SrCO}_3$ ,  $\text{CaCO}_3$ ,  $\text{TiO}_2$  시료를 사용하여 혼합분쇄한 후 전기로에서 1100°C

\* 正 會 員 : 光云大 電氣工學科 碩士課程  
 \*\* 正 會 員 : 光云大 電氣工學科 · 工博  
 \*\*\* 正 會 員 : 成和大 電氣科 教授  
 § 正 會 員 : 大佛大 電氣電子工學科 教授 · 工博  
 §§ 正 會 員 : 光云大 電氣工學科 教授 · 工博  
 接受日字 : 1999年 10月 22日  
 最終完了 : 2000年 1月 24日

(2hr)에서 하소(calcining)하였으며 하소된 시료를 1270℃에서 2시간 동안 ZrO<sub>2</sub>분말 분위기에서 소결하였다. 소결후 타겟은 직경2inch, 두께 5mm로 제조하였다.

표 1 SCT 박막의 스퍼터링 조건

Table 1 Sputtering conditions of SCT thin films

Target(2inch)	(Sr <sub>0.85</sub> Ca <sub>0.15</sub> )TiO <sub>3</sub>
Substrate	P-type Pt/TiO <sub>2</sub> /SiO <sub>2</sub> /Si(100)
Base pressure	5 × 10 <sup>-6</sup> [Torr]
Working pressure	2 × 10 <sup>-2</sup> [Torr]
RF power	140 [W]
Substrate temperature	400 ℃
Ar : O <sub>2</sub>	4 : 1
Target-Substrate distance	40 [mm]
Deposition time	120 [min]

본 실험에 사용된 웨이퍼는 비저항값이 10~23Ωcm인 P-type Pt/TiO<sub>2</sub>/SiO<sub>2</sub>/Si(100) 실리콘 웨이퍼이며 사양은 SiO<sub>2</sub>-3000Å, TiO<sub>2</sub>-500Å, Pt-1500Å 등이다. 실리콘 웨이퍼는 10 × 10mm<sup>2</sup>으로 절단하여 깨끗이 초음파 세척함으로써 표면에 잔류하는 불순물을 완전히 제거하였으며, 증착시 SCT 박막에 대한 스퍼터링 조건은 표 1과 같다. 또한 400℃에서 증착된 박막을 600℃로 1분 동안 열처리(annealing) 하였으며, 상부 전극 Pt는 스퍼터링법(sputtering) 그리고 나머지 상부전극은 열증착법(thermal evaporate)을 이용하여 직경 1mm의 크기로 각각 증착하여 사용하였다.

2.2 측 정

SCT 박막에 대한 결정립 크기와 표면상태 등을 관찰하기 위하여 주사전자현미경(SEM)을 이용하여 관찰하였으며, 증착온도 및 열처리 온도에 따른 결정구조의 변화를 관찰하기 위하여 X-선 회절분석법(XRD)을 이용하여 분석하였다. 타겟의 조성에 따른 증착된 박막의 조성 분석을 위하여 Electron Probe Micro-Analysis (EPMA)를 이용하였다. 박막의 두께는 SEM의 파단면과 ellipsometer(GAERTNER, L116C)를 사용하여 측정하였으며, 두께는 약 5000Å이었다. 정전용량의 주파수 특성은 LF Impedance Analyzer(HP4192A)를 사용하여 Oscillation 전압을 1Vrms, 0.001~10MHz의 주파수 범위에서 정전용량 및 손실계수를 측정하였다. 박막의 전압-전류 특성은 Source Measure Unit(Keithley236)을 사용하여 측정하였으며 측정장비의 개략도는 그림 1과 같다.

3. 결과 및 고찰

3.1 구조적인 특성






그림 1 측정시스템의 개략도


Fig. 1 Block diagram of measurement system



(a) 400℃



(b) Annealing(600℃)



(c) Cross-Section

그림 2 SCT 박막의 전자 현미경 사진

Fig. 2 SEM of SCT thin films

그림 2에 기판온도 400°C에서 증착된 박막과 600°C로 열처리한 박막 표면의 미세구조를 나타내었다. 600°C의 열처리에 의해서 시편의 결정립이 뚜렷하게 성장되었음을 확인할 수 있었다. 그림2(c)는 기판온도 400°C에서 증착한 박막의 파단면이며 증착된 두께는 약 5000Å이었다.

그림 3은 기판온도 400°C에서 결정성과 열처리가 SCT 박막의 결정구조에 미치는 영향을 알아보기 위하여 측정된 XRD 분석 결과이다. 열처리 후 시편의 상대적인 피크 크기를 볼 때 열처리에 의해 박막의 결정성이 향상됨을 알 수 있다.




그림 3 SCT 박막의 XRD  
Fig. 3 X-ray diffraction of SCT thin film

이것은 기판온도 400°C에서 남아있던 비정질 구조가 열처리에 의해서 결정화가 촉진되는 것으로 생각된다.[8]

표 2 SCT 박막의 A/B 비율  
Table 2 A/B ratio of SCT thin film

Sr	Ca	B-site (Ti)	A/B ratio (Sr+Ca)/Ti
10.293	2.005	11.316	1.086


표2는 SCT 박막의 EPMA 분석 결과이다. 표 2에서 알 수 있듯이 시편은 B-site의 결핍된 조성비에 의해서 화학량론적인 비로부터 약간 벗어남을 나타내었다. 이것은 A-site의 Ca 원소가 스퍼터링을, 즉 기판에 달라붙는 접착율이 크기 때문으로 생각된다.[9]

### 3.2 전기적 특성


#### 3.2.1 상부전극에 따른 SCT 박막의 커패시턴스 특성

상부전극에 따른 SCT(400°C) 박막의 커패시턴스의 특성을 그림 4에 나타내었다. (a)는 Pt/TiO<sub>2</sub>/SiO<sub>2</sub>/Si 기판을 사용하여 400°C에서 증착한 SCT박막의 주파수에 따른 커패시턴스 특

성 측정결과이다. 그림에서 보는 것처럼 상부전극에 따른 커패시턴스의 주파수 특성은 뚜렷한 차이를 나타내지 않았다. Capacitance-frequency curve에서 시편들은 주파수가 증가함에 따라 커패시턴스가 약간씩 감소하였다.[10] tan δ 값은 4MHz까지는 모두 3% 미만으로 아주 양호한 값을 나타내었으며, 4MHz이상에서는 주파수가 증가함에 따라 크게 증가하는 경향을 나타내었다.[11] 그림 4(b)는 커패시턴스의 인가전압 특성으로 M(top electrode)/I(SCT)/M(Pt)구조로 인가전압이 증가함에 따라 커패시턴스가 감소하는 양상을 보이고 있다. 인가전압이 증가함에 따라 커패시턴스가 감소하는 것은 전극과 SCT 박막의 계면층에 space charges의 영향 때문으로 생각된다.[12] 그림 5은 600°C에서 열처리한 SCT박막에 다양한 상부전극을 증착시킨 후 주파수와 인가전압에 따른 커패시턴스의 변화를 나타낸 것이다.



(a) SCT 박막의 상부전극에 따른 커패시턴스의 주파수 특성




(b) SCT 박막의 상부전극에 따른 커패시턴스의 인가전압 특성


그림 4 상부전극에 따른 SCT(400°C) 박막의 커패시턴스의 특성  
Fig. 4 Capacitance characteristics of SCT(400°C) thin film with various top electrodes

그림 4와 비교해서 600°C에서 열처리하였을 경우 캐패시턴스는 약간 증가하였으며, 모든 상부전극에서 주파수가 증가함에 따라 캐패시턴스가 조금씩 감소함을 보이고 있다. 또한 감소하는 폭은 그림 4(a)와 비교하여 작음을 알수 있었다.

주파수가 증가할 때 캐패시턴스가 감소하는 이유는 주파수가 증가함에 따라 interfacial에 기인하는 분산 (dispersion)때문으로 사료된다.[13] 그림 5(b)에서 600°C에서 열처리하였을 경우 인가전압에 따른 캐패시턴스는 약간 증가하였다. 그림4와 그림5에서 보는 것처럼 상부전극 Pt가 가장 큰 캐패시턴스를 나타냄을 알 수 있었다.



(a) SCT 박막의 상부전극에 따른 캐패시턴스의 주파수 특성



(b) SCT 박막의 상부전극에 따른 캐패시턴스의 인가전압 특성.

그림 5 상부전극에 따른 annealing(600°C) SCT박막의 캐패시턴스의 특성


Fig. 5 Capacitance characteristics of annealing (600°C) SCT thin film with various top electrodes

그림 5은 600°C에서 열처리한 SCT박막에 다양한 상부전극을 증착시킨 후 주파수와 인가전압에 따른 캐패시턴스의


변화를 나타낸 것이다. 그림 4와 비교해서 600°C에서 열처리하였을 경우 캐패시턴스는 약간 증가하였으며, 모든 상부전극에서 주파수가 증가함에 따라 캐패시턴스가 조금씩 감소함을 보이고 있다. 또한 감소하는 폭은 그림 4(a)와 비교하여 작음을 알수 있었다. 주파수가 증가할 때 캐패시턴스가 감소하는 이유는 주파수가 증가함에 따라 interfacial에 기인하는 분산 (dispersion)때문으로 사료된다.[13] 그림 5(b)에서 600°C에서 열처리하였을 경우 인가전압에 따른 캐패시턴스는 약간 증가하였다. 그림4와 그림5에서 보는 것처럼 상부전극 Pt가 가장 큰 캐패시턴스를 나타냄을 알 수 있었다.

### 3.2.2. 상부전극에 따른 SCT박막의 I-V 특성

SCT 박막의 상부전극에 따른 전압-전류 특성곡선은 그림 6과 같다. 그림 (a)는 400°C에서 증착한 SCT 박막의 I-V 특성 곡선으로서 상부전극이 Pt, Cu, Al, Ag의 모든 경우 5V까지는 큰 차이 없이  $10^{-8} \text{A/cm}^2$  이하의 양호한 누설전류밀도를 나타내었다.[14]



(a) SCT(400°C) 박막의 I-V 특성



(b) Annealing(600°C) SCT 박막의 I-V 특성

그림 6 상부전극에 따른 SCT 박막의 I-V 특성

Fig 6 I-V characteristics of SCT thin film with various top electrodes

그러나 상부전극을 Ag와 Cu로 하여 측정된 누설전류밀도는 5V이상에서 급격히 증가하여 파괴에 이르게 할 수 있으며, 열처리한 그림 (b)의 경우 상부전극을 Pt와 Al은 누설전류밀도가 25V까지는 완만하게 증가하다가 그 이상에서는 급격히 증가하였다. 그림 (b)의 열처리했을 때의 누설전류밀도는 (a)의 열처리를 하지 않은 경우와 비교해서 인가전압에 따라 누설전류 밀도가 거의 증가하지 않는 포화영역(saturated region)이 나타나는 것을 알 수 있다. 이것은 박막의 unstable morphology와 박막표면의 pinhole등이 열처리에 의하여 개선되기 때문인 것으로 생각된다[15].

그림 (b)의 600°C에서 열처리한 SCT 박막의 누설전류밀도는 12V까지는 상부전극에 따라 큰차이 없이  $10^{-8} \text{A/cm}^2$  이하의 양호한 누설전류밀도를 나타내었다. 그러나 상부전극을 Ag와 Cu로 하여 측정된 시편의 누설전류밀도는 12V이상에서 급격히 증가하였으며, 상부전극을 Pt와 Al로 하였을 경우 누설전류밀도는 25V까지 포화하는 경향을 나타내다가 그 이상에서 급격히 증가하였다. 또한 그림에서 보는 것처럼 600°C에서 열처리한 SCT 박막이 열처리를 하지 않는 박막에 비하여 인가전압에 따른 파괴전압이 크게 증가함을 관찰할 수 있었으며 열처리한 경우 상부전극의 누설전류 특성이 향상됨을 알 수 있다. 상부전극에 따른 SCT 박막의 누설전류밀도는 Pt를 상부전극으로 하였을 경우 가장 낮은 누설전류 밀도를 나타내었으며, 그 이유는 Pt를 상부전극으로 하였을 경우 Pt의 일함수가 가장 크기 때문에 가장 낮은 누설밀도를 나타낸 것으로 보인다.[16]

#### 4. 결 론

( $\text{Sr}_{0.85}\text{Ca}_{0.15}$ ) $\text{TiO}_3$ (SCT) 박막을 RF 마그네트론 스퍼터링 방법으로 증착온도 400°C에서 제조하였으며, 600°C에서 열처리하였다. 제조된 SCT 박막위에 상부전극을 스퍼터링법(Pt)과 열증착법(Al, Ag, Cu)으로 각각 증착한 후 열처리하여 전기적 특성을 비교분석함으로써 최적의 상부전극을 얻고자 하였다. XRD 분석으로부터 SCT 박막은 600°C에서 열처리하였을 경우 박막의 결정입자가 크게 성장됨을 알 수 있었다. 또한 SEM 분석을 통해 600°C에서 열처리한 경우 뚜렷한 결정성의 향상을 확인할 수 있었다. 400°C에 증착한 SCT 박막과 600°C의 열처리한 SCT 박막의 C-F, C-V특성은 열처리한 경우 약간 향상되었고, Pt를 상부전극으로 하였을 경우 가장 양호한 캐패시턴스 특성을 얻을 수 있었다. SCT 박막의 I-V 특성을 측정된 결과 상부전극 Pt가 가장 낮은 누설전류 밀도를 나타내었으며, 열처리한 경우 25V까지  $10^{-8} \text{A/cm}^2$  이하의 누설전류 밀도를 나타내었다. 이상의 결과로부터 SCT 박막에 있어서 최적의 상부전극은 Pt임을 알 수 있었다.

#### 감사의 글

이 논문은 1999년도 광운대학교의 교내학술연구비에 의하여 연구되었음.

#### 참 고 문 헌

- [1] S.O.Park, C.S.Hwnag, H.J.Cho, C.S. Kang, H. K. Kang. "Fabrication and Electrical Characterization of Pt/(Ba,Sr)TiO<sub>3</sub>/Pt Capacitors for Ultralarge-Scale Integrated Dynamic Random Access Memory Applications", Jpn. Appl. Phys. vol.35, Part I, no, 2B pp. 1548-1552, 1996
- [2] Y.Tarui, "Future DRAMs Development and Prospects for Ferroelectric Memories", IEDM 94, pp.7-16, 1993
- [3] K.S. Tang, W.S.Lau, and G.S.Smudra, "Trends in DRAM Dielectrics", IEEE Circuit & Devices May, pp.27-34,1997
- [4] D.H.Lee, "Future Evolution of DRAMs and Its Materials", Integrated Ferroelectrics, vol. 17. pp.113-126, 1997.
- [5] A.Yuuki et al., "Novel Stacked Capacitor Technology for 1 Gbit DRAMs with CVD-(Ba,Sr)TiO<sub>3</sub> Thin Films on a Thick Storage Node of Ru", IEDM Technical Digest, pp.115, 1995
- [6] Jeong Soon Lee. Hyun Ja Kwon, et al. "Microstructural Characterization of Pt/Ti and RuO<sub>2</sub> Electrodes on SiO<sub>2</sub>/Si Annealed in the Oxygen Ambient" Mater.Res.Soc.Symp Proc., 433, pp.175-180, 1996
- [7] V.Joshi. C.H.Dacruz, J.D.Cuchiaro, C.A.Araujo. "Analysis of C-V and I-V data of BST Thin Films", Integrated Ferroelectrics, vol. 14. pp.133-140, 1997
- [8] G.Arlt, D.Hennings, and G. de With, "Dielectric Properties of Fine-grained Barium Titanate Ceramics", J.Appl. Phys. 58(4),pp.1619-1625, 1985
- [9] Z.Surowiak, A.M.Margolin, I.N.Zaharochenoko, and S.V.Biryukov, " The influence of structure on the Piezoelectric properties of BaTiO<sub>3</sub> and (BaSr)TiO<sub>3</sub> Thin Films with a Diffuse Phase Transition", Thin Solid Films, Vol.176, pp227-246, 1989
- [10] G.W.Dietz, W.Antpohler, M.Klee and R.Waser, " Electrode influence on the charge transport through SrTiO<sub>3</sub> thin films", J.Appl. Phys. 78, pp.6113-6121, 1995
- [11] Eun-Suck Choi, Jae-Chang Lee, et al. "Bottom Electrode Structures of Pt/RuO<sub>2</sub>/Ru on Polycrystalline Silicon for Low Temperature (Ba,Sr)TiO<sub>3</sub> Thin Film Depositor", Jpn. J. Appl. Phys. 38, pp. 5317-5321, 1999
- [12] P.C.Chen, H. Miki, Y.Shimamoto, Y.Matsui, M.Hiratani and Y.Fujisaki, "Effects of Post-Annealing Temperatures and Ambient Atmospheres on the Electrical Properties of Ultrathin (Ba,Sr)TiO<sub>3</sub> Capacitors", Jpn. J. Appl. Phys. 37, pp.5112-5117, 1998
- [13] B.E.White, P.Y.Chu, S.Zafar, V.Balu, D.Gentile, R.E.Jones "Dielectirc Properties of Sputtered BST on Ir electrodes", Mat. Res. Soc. Symp. Proc. Vol. 493,pp.165-170, 1998
- [14] S.C.Diez, M.Schumacher and A.I Kingon, "Leakage currents in Ba<sub>0.7</sub>Sr<sub>0.3</sub> TiO<sub>3</sub> thin films for ultrahigh-density dynamic random access memories", J.Appl,Phys, vol. 82(5), pp.2359-2364, 1997
- [15] W.J.Lee, H.G.Kim, "Electrical Properties of Barium Strontium Titanate(BST) Thin Films Deposited on Various Pt-Base Electrodes", Integrated Ferroelectrics, vol.11, pp.111-119, 1995

[16] S.C.Sun and T.F.Chen, " Effect of Electrode Materials and Annealing Ambients on the Electrical Properties of TiO<sub>2</sub> Thin Films by Metalorganic Chemical Vapor Deposition", Jpn. J. Appl Phys, Vol. 36,pp.1346-1350, 1997

저 자 소 개



조 춘 남 (曹 春 男)

1970년 6월 10일생. 1998년 동신대 전기전자 공학과 졸업(학사). 2000년 광운대 전기공학과 졸업(석사). 현재 동 대학원 전기공학과 박사과정.

Tel : 02-940-5144, Fax : 02-912-5144  
E-mail: choonnam@emlab2.kwangwoon.ac.kr



최 운 식 (崔 雲 植)

1962년 4월 17일생. 1989년 광운대 전기공학과 졸업(학사). 1991년 동 대학원 전기공학과 졸업(석사). 1995년 동 대학원 전기공학과 졸업(공박). 1996년~현재 대불대 정보공학부 조교수.


Tel : 0693-469-1264  
E-mail : cws@daebul.daebul.ac.kr



김 진 사 (金 鎭 士)

1967년 6월 22일생 1993년 원광대 전기공학과 졸업(학사). 1995년 광운대 대학원 전기공학과 졸업(석사). 1998년 광운대 대학원 전기공학과 졸업(공박).

Tel : 02-940-5144, Fax : 02-912-5144  
E-mail : Jinsa@emlab2.kwangwoon.ac.kr



김 충 혁 (金 忠 熾)

1959년 9월 27일생. 1988년 8월 광운대 전기공학과 졸업(석사) 1993년 2월 광운대 전기공학과 졸업(공박) 현재 광운대 전기공학과 부교수.

Tel : 02-940-5201, FAX : 02-916-4751  
E-mail : hyeokkim@daisy.kwangwoon.ac.kr

오 재 한 (吳 在 漢)

1956년 6월 3일생. 1993년 삼척대 전기공학과 졸업(학사). 1995년 광운대 대학원 전기공학과 졸업(석사). 1997~현재 동신대 대학원 전기공학과 박사과정. 1997~ 현재 성화대 대학원 전기과 교수

Tel : 0638-434-8025



이 준 응 (李 準 雄)

1940년 10월 24일생. 1964년 한양대 전기공학과 졸업(학사). 1970년 한양대 대학원 전기공학과 졸업(석사) 1979년 프랑스 국립 Montpellier 대학원 졸업(공박). 현 한국전기전자 재료학회 회장.

Tel : 02-940-5144  
E-mail : Joonung@daisy.kwangwoon.ac.kr



신 철 기 (申 喆 基)

1966년 5월 15일생. 1988년 광운대 전기공학과 졸업(학사). 1990년 광운대 대학원 전기공학과 졸업(석사). 1997년 광운대 대학원 전기공학과 졸업(공박).

Tel : 02-940-5144