

---

# 20Mbps급 64state Viterbi 복호기 구조설계 및 CPLD 구현

정지원\*, 김상명\*, 김상훈\*, 황원철\*

## A Design and CPLD Implementation of 20Mbps Viterbi Decoder with 64-State

Ji-Won Jung, Sang-Myung Kim, Sang-Hoon Kim, Won-Chul Hwang

### 요 약

본 논문에서는 Viterbi 복호기의 동작을 고속화할 수 있는 구조를 제시하였고, 제시된 방식으로 설계된 Viterbi 복호기를 CPLD 칩으로 구현하였다. Altera사의 Design Compiler를 이용하여 FLEX10K 칩에 합성된 Viterbi 복호기는 최고 20[Mbps]급 전송속도를 갖고 있으며, ASIC 설계시 100Mbps 이상의 속도가 가능하므로 고속 무선멀티미디어통신 시스템의 오류정정부호로 적용될 수 있다.

### 1. 서 론

PCS 및 위성통신 시스템에서 사용되고 있는 길쌈부호는 서비스대상인 데이터 및 원천 부호화된 음성속도가 수-수십[kbps] 급으로 다소 저속이므로, 길쌈부호의 부호기 및 복호기의 구현에 있어서 동작속도 보다는 칩셋의 소모전력과 소요면적을 줄이는 것이 더욱 중요하였다.<sup>[1]</sup> 그러나 현재의 무선 통신 시스템은 고속 데이터 전송 및 동영상 등을 포함한 무선 멀티미디어 전송에 기반을

두고 있고 또한 2000년대의 정보통신은 가입자들에게 더욱더 다양한 서비스를 제공하기 위해 방송과 통신의 융합, 지상망 및 위성망을 통합한 혼합망, 혼합망의 근간을 이룰 무선 ATM 전송, 무선 CATV(LMDS)등의 다양한 형태로 발전해 나갈 것이 예상되므로, 고속 데이터 전송에 따른 고속 부호방식의 개발이 절실히 요구된다. 이러한 요구에 따라 현재, 국내외적으로 Viterbi 복호기를 고속으로 구현하고자하는 연구가 활발히 진행되고 있다.<sup>[2]</sup>

본 논문에서는 길쌈부호의 복호기인 Viterbi 복

---

\* 한국해양대학교 전파공학과  
접수일자 : 1999년 9월 27일

호기를 고속으로 구현할 수 있는 방안을 주요 모듈별로 검토하고, 도출하여 설계하고 Altera Tool을 이용하여 CPLD로 Viterbi 복호기를 구현한 결과를 제시한다.

## II. 고속화를 위한 Viterbi 복호기 모듈 분석

Viterbi 복호기는 그림 1과 같이 크게 3부분으로 나눌 수 있다. BM에서 입력신호와 Trellis diagram의 Branch word와의 비트차 즉, 해밍거리를 구하고 ACS에서 과거 해밍거리와 더한 다음, 가장 작은 해밍거리 누적치를 갖는 생존경로를 선택한다. 이렇게 선택된 생존경로들을 PMM에 저장하고 TBM에서 PMM에 저장된 생존경로를 역추적 하여 복호한다.

### 2.1 BM(Branch Metric) unit

Viterbi 복호기의 트렐리스상의 부호화 비트인 BCW(Branch Coded Word) 값과 Viterbi 복호기의 입력 비트인 연판정된 복조기 출력 신호  $R_k = (r_{k1}, r_{k0})$ 를 XOR함으로써, 수신신호와 부호화 비트간의 해밍거리를 구하는 부분이다.




그림 1. Viterbi 복호기의 구조

그림 2는 BMU를 나타내고 있다. 수신신호가 3비트 연성판정 되었으므로 수신신호와 BCW와의 해밍거리를 구하기 위하여  $CW_0$  및  $CW_1$ 을 각각 3비트로 표현하여 BCW를 ("000", "000"), ("000", "111"), ("111", "000"), ("111", "111") 중의 하나가 된다. 예를 들어 수신신호를 ("100", "101")이라 하고 현재 BM을 계산하는 가지의 BCW가 ("111", "000")이라 하면 해밍거리는  $|7-4| + |0-5| = 9$ , "1001"이 된다. 즉,  $CW_0$ 가 "000" 일때는 가산기 입력  $A_i$ 를  $r_{ki}$ 로 하고  $CW_1$ 가 "111" 일때는 가산기 입력  $A_i$ 를  $\text{not}(r_{ki})$ 로 취하여 가산한다.

이 때 가산기의 출력이 BM값에 해당한다. BMU의 출력은 0-14사이의 값을 가지므로 4비트로 표현할 수 있다.




그림 2. BMU의 구성

### 2.2 ACS(Adder Compare Select) unit

ACS unit는 Viterbi 복호기가 처리할 수 있는 최대 데이터 속도를 결정하는 가장 중요한 블럭이다. 복조기의 출력신호는 3비트 soft decision되어 복호기에 입력되는데, BM unit의 출력( $PM_0, PM_1$ )과 과거 누적된  $PM$ (Path Metric)값인  $PM_i$ 를 합하여 각 상태 노드에 있는 두 경로의  $PM$ 값을 비교하여  $PM$ 값이 작은 경로를 선택하여, 선택된  $PM$ 의 경로 정보를 trace back 복호부에 정보를 준다. ACSU의 구조는 그림 3과 같다.




그림 3. ACSU의 구성

현재의  $BM$ 값과 과거 누적된  $PM$ 값을 더하는 과정을 단순한 전가산기를 이용하면 carry 발생으로 인한 시간 지연이 있으므로 여기서는 CSA(Carry Save Adder)와 5비트 incrementer를 이용하여 구현한다. CSA의 연산과정은 다음과 같다.

input  $A(i), B(i), C(i)$

$$\text{Sum\_Re } g(i) = A(i) \oplus B(i) \oplus C(i)$$

$$\text{Carry\_Re } g(i) = A(i) \cdot B(i) + C(i) \cdot (A(i) \oplus B(i))$$

$PM$ 은 9bit이고,  $BM$ 은 4bit이므로, incrementer를

사용하여 LSB(Least Significant Bit)의 Carry가 발생하면 PM의 나머지 5bit를 1개씩 증가하여 고속화를 구현할 수 있다. 각 노드에서 최소 PM을 선택하는 comparator는 일반적으로 MUX와 펌셈으로 구성되는데 이는 많은 시간을 요구한다. 따라서 고속화를 위해 Metric rescaling 방식으로 comparator를 구성하였다. comparator의 구조는 그림 4와 같다. Metric rescaling 방식은 펌셈 대신에 1의 보수를 취하여 더하는 방식인데 더한 결과의 MSB(Most Significanr Bit)가 경로정보인 동시에 MUX의 select 단자의 입력이다. 경로정보는 ACSU로 입력되는 각 노드의 두개의 상태중에서 위에서 입력되는 상태를 "0", 아래서 입력되는 상태를 "1"로 선택하여 TBU로 보낸다.




그림 4. Comparator의 구성

### 2.3 PM(Path Metric) unit

다음 상태의 ACS동작을 위해 현 상태까지의 누적된 해밍거리 값을 나타내며 이는 PMM(PM Memory)에 저장한다. PM에서의 가장 큰 문제점은 한정되어있는 PM비트로 인하여 발생하는 overflow를 어떻게 처리하느냐에 있다. 여기서는 고속화를 위하여 Modulo Arithmetic 방법을 사용한다. Modulo Arithmetic 방법은 overflow를 무시하고 계속 더하는 방법으로 ACSU에 입력되는 각 상태노드에서의 두 PM값간의 차이만 비교할 수 있다면 Viterbi 알고리즘은 올바른 동작을 할 수 있고, 또한 임의의 시간에서 두 PM값의 차이에 최대값이 존재하고 더 이상 커지지 않는다는 성질을 이용한것이다. TBU의 생존 경로를 역추적 하기 위한 초기 역방향 포인터인 최소 메트릭 값을 가진 상태를 선택하는 최소 상태 결정 구조 블럭

도는 그림 5와 같다. 그림 5는 (2,1,4) 길쌈부호기 예를 들었다. 구축장 수가 4이므로 상태수가 8개가 되며 각 상태에서 PM은 "6", "7", "4", "1", "5", "3", "0", "2"라 가정하고 최소 메트릭을 가지는 상태는 S6 (110) 이라 가정한다. "110"이라는 상태를 찾기 위해서는 그림 4에서 S단자를 이용하면 쉽게 찾을 수 있으며, S단자의 비트 값을 역순으로 읽으면 최소 PM값을 가지는 상태임을 알 수 있다.




그림 5. 최소 PM값을 갖는 상태 결정 구조 블럭도

### 2.4 TB(Trace Back) unit

ACU에 의하여 결정되어진 경로정보가 저장된 메모리(TBM) 이용하여 복호하는 부분이다. TBM의 경로정보를 이용하여 복호하는 방식은 크게 RE(Register)방식과 TB방식으로 구분할 수 있는데, RE방식은 VLSI로 구현할 때 쓰기 동작이 매우 복잡하고 전력소모가 크다는 단점이 있어, 대부분의 경우 TB방식을 사용한다.<sup>[3]</sup> TB동작은 식 (1)을 이용하여 역방향으로 수행되며, 이 때 식(2)에 의하여 송신비트를 복호해 낸다.

$$X_{k-1}(1) = X_k(0), X_{k-1}(0) = flag \dots\dots\dots (1)$$

$$d_k = X_k(1) \dots\dots\dots (2)$$

여기서  $X_k(0)$ ,  $X_k(1)$  은 각각  $t=k$ 인 시점에서 노드상태의 LSB(Least Significant Bit) 및 MSB(Most Significant Bit)를 의미하고 flag는 ACS에서 TBM에 저장한 경로정보이다.  $d_k$ 는 복호된 비트로 상태정보의 MSB가 복호되는 비트이다. 이러한 TB 동작을 구현하기 위해서는 그림 6에서와 같이 TBM 메모리 구조는 세가지 동작(Read, DC, Write)을 필

요로 한다.




그림 6. TBM 구조 및 동작별 메모리 영역

- Read : TBM에 기록되어 있는 경로정보를 역방향 포인터로 해석하여 이전 단계의 상태를 계산하는 과정이다.
- DC(DeCode) : Read 과정과 동일 하지만 읽어진 비트가 복호된 비트이다.
- Write : ACS에서 출력되는 경로정보를 TBM에 쓰는 과정이다.

Viterbi 복호기는 1 비트를 복호할때마다 Decoding\_Depth만큼 역추적해야 하기때문에 구속장이 클수록 Decoding\_Depth가 커져, 잦은 Read동작으로 인해 전력소모가 커지게 된다. Viterbi 복호구조를 보면 역추적 경로가 D컬럼만큼 경로정보를 누적시키고 trace back 하는데, D를 어느정도 크게 하면 Merge Point가 발생한다. 즉 어느 시점부터 어느 상태에서 trace back하여도 일치(merge)되는 영역인 DC영역이 존재하기 때문에, 이 DC 영역의 비트를 한꺼번에 복호할 수 있다. 이때 D의 최소치는  $D_{min}$  은 구속장의 4배 또는 5배 정도이다. 따라서 이 성질을 이용하면 TB과정의 오버헤드를 분산시킬 수 있으며, 복호 속도도 고속으로 구현 가능하다. 오버헤드를 분산시켜 처리하는 알고리즘에는 대표적으로 One Point 알고리즘과 k Point 알고리즘이 있다.

#### 2.4.1 One Point 알고리즘

ACSU의 경로정보를 TBM에 쓰는 동안에 하나의 읽기용 포인터를 이용해서 TB 동작과 DC 동작을 수행해야하므로, 읽기클럭이 쓰기클럭보다 수배

빨라야하므로 고속을 요하는 시스템에서는 구현하기 어렵다.

#### 2.4.2 k Point 알고리즘

복호시 TBM을 여러 개의 bank로 나누어 쓰는 동안 각 bank에서 병렬로 읽기 때문에 쓰기클럭과 동시에 읽기클럭이 수행되므로, 고속처리가 가능한 알고리즘이다. 본 논문에서는 k=3 Point 알고리즘을 적용하여 총 6개의 bank로 구분하여 읽기클럭과 쓰기클럭에 대한 요구속도가 동일하므로 복호 과정을 고속화 시켰다. 적용한 bank 구조는 그림 7과 같다.

Pointer : k=3  
 bank number :  $2 \times k=6$   
 bank size :  $d/(k-1) = 8$   
 D : Decoding\_Depth




그림 7. 3-Point 방식에서의 메모리 관리 구조

요구되는 메모리 요구량은 bank number와 bank size의 곱이며 요구되는 bank수는  $2k$ 이고 bank size는  $D/(k-1)$ 이다. 적용한 메모리 관리 방식에서는 TBM 메모리 번지  $0 \sim 3D-1$ 를 번지 단위의 6개의 bank(idle bank 2개, TB bank 2개, DC bank 1개, WR bank 1개)로 분할하여 관리한다.


#### 2.5 Radix-4 방식을 이용한 복호방식

Radix-2 방식은 복호시 trace back할 때, 바로 그 이전의 상태를 trace back하는데 반해 radix-4 방식은 두상태 이전을 trace back하기 때문에 복호 비


트의 출력속도가 radix-2 방식보다 빠르다.[4] Radix-4 방식은 과거 2단의 연판정된 수신 비트를 입력 받아 한꺼번에 BMU, ACSU를 처리하기 때문에 trellis 구조는 Radix-2 방식의 2개 시점을 하

나의 시점으로 간주하여 처리하며 복호시에도 2비트를 동시에 복호한다. Radix-4 구조로 바뀐 trellis 상에서 BM을 계산하기 위해서는 두 시점을 합친 BCW를 고려해야 한다. 즉 Radix-2 구조에서 고려되는 BCW는 "00", "01", "10", "11"의 네가지 경우이고 다음 상태에서의 BCW 역시 동일하므로 두 시점을 합친 BCW는 "0000", "0001" .... "1111"의 16가지 경우가 존재한다. 따라서 Radix-4 구조에서 BM값을 계산하기 위해서는 그림 8과 같이 임의의 n-1 시점에서 수신되는 연판정된 비트와 Radix-2 구조의 BM값을 구하고 n 시점에서 수신되는 연판정된 비트와 Radix-2 구조의 BM값을 구하여 각각을 서로 더하여 Radix-4 구조의 BM값을 구한다. 각각 구해진 BM값을 ACSU로 분배한다. ACSU는 BMU에서 계산된 BM값을 이전의 PM값과 더하여 새로운 NPM(New PM)값을 저장하고 선택된 경로에 대해 경로 정보를 TBU에 저장하는 부분이다.

Radix-2 구조에서는 경로를 선택하기 위해 비교되는 가지 수는 2개이며, 경로 정보 비트는 1비트인데 반해 Radix-4 구조에서는 비교되는 가지 수는 4개이며 경로 정보 비트는 2비트가 할당되어야한다.



(a) Radix-4 BMU 구조



(b) Radix-4 ACS 구조

그림 8. Radix-4 방식의 BMU, ACS 구조

표 1. 고속화를 위한 각 모듈 파라미터

	복호기 unit	Unit별 알고리즘	기존 저속 알고리즘	고속화를 위한 알고리즘
부 호 기 모 듈	BM unit	· 3bit Full Adder · 3bit CSA	· 3bit Full Adder	· 3bit CSA
	ACS unit	· 직렬/병렬 연산 · Full Adder · CSA 연산 · Incrementer	· 직렬 연산 · Full Adder	· 병렬 연산 · CSA 알고리즘과 Incrementer를 이용한 고속 ACS 방식
	TB unit	· REM 방식 · TraceBack 방식 · -one pointer · -k pointer	· Trace Back 방식 · -one pointer 알고리즘	· Trace Back 방식 · -one pointer 알고리즘 (k=3)
	복호방식	· Radix-2 방식 · Radix-4 방식	· Radix-2 방식	· Radix-4 방식

이상에서 분석한 바와 같이 고속화를 위한 각 모듈별 알고리즘을 기존의 저속 동작으로 구현된 모듈별 알고리즘과 비교하여 표 1에 나타내었다.

### III. 구현 결과

앞에서 언급한 고속화 방안들을 적용하여 고속 (2,1,7) Viterbi 복호기의 스키메틱도를 그림 9에 나타내었다. 본 설계에서는 고속 동작을 위하여 각 상태마다 계산에 할당된 ACS를 따로 두어 완전 병렬구조로 설계하였으며, PMM은 레지스터를 단순히 hard\_wiring하는 구조로 설계하였다. 복호되는 bit는 TBU에서 trace back의 역추적으로 복호되므로 LIFO(Lase In First Out)가 필요하다.




그림 9. 완전 병렬구조의 비터비 복호기에 대한 스키메틱도

Viterbi 복호기의 VHDL(Very high speed intergreted circurt Hardware Description Language) 코드를 Alter사의 Design compiler를 이용하여 compile하고 합성하였다. Viterbi 복호기는 FLEX 1070RC240-5 칩으로, TB memory는 외부 RAM을 사용하지않고 FLEX10 칩 안의 내부 EAB(Embedded Array Block)을 사용하여 구현하였다. 그림 10은 FLEX1070RC240-5 칩으로 구현되어진 (2,1,7)Viterbi

**DEVICE SUMMARY**						
Chip/	Input	Output	Bidir	Memory	Memory	
LC's Device	Pins	Pins	Pins	Bits	%Utilized	LCs %Utilized
EPF10K70RC240-3	4	1	0	16384	88%	3283 87%
User Pins:	4	1	0			

그림 10. FLEX1070RC240-5 report file

복호기의 report file이며, 메모리는 약 7만 게이터 기준으로 87%가 차지하였음을 알 수 있다.

(2,1,7)Viterbi 복호기의 타이밍도의 출력은 그림 11에 나타냈다. source data는 data port로 입력되고 복호되어진 bit는 LIFO 를 거쳐서 out\_bit로 출력된다. 클럭주기는 약50[ns]이고, 전체 복호지연은 약 33[ns]였다. BM port는 branch metrics를 , p\_tb port와 p\_wr port는 TB unit에서 읽기 bank와 쓰기 bank의 시작점을, TB\_state port는 trace back 과정을 지시한다. 그리고 memory\_addr port는 FLEX10K70RC240\_5 칩에서 EAB memory의 주소를 지시한다.




그림 11. (2,1,7)Viterbi 복호기의 타이밍도의 출력

### IV. 결론

본 논문에서는 무선 멀티미디어 전송을 위한 고속 Viterbi 복호기를 BMU, ACS, TB 모듈별로 구조설계 하였다. 복호속도를 좌우하는 ACS 구조는 병렬구조로써 comparator회로, multiplexer회로, 5 비트 incrementer 회로 적용을, TB unit는 k pointer 알고리즘의 적용을, 전체적인 복호 방법은 Radix-4 알고리즘 적용이 고속화를 구현하는데 이 상적인 방법이다.

Altera사의 Design Compiler를 이용하여 FLEX10K 칩에 합성한 Viterbi 복호기 구현결과 FLEX1070RC240-5 칩으로 구현가능하였으며, 최고 20[Mbps]급 전송 속도를 갖고 있다. CPLD 속도보다 ASIC 설계시

의 속도가 약 5~6배 이상 고속화가 가능하므로 100Mbps 이상의 속도가 가능한 ASIC 칩가능하여, 고속 무선멀티미디어통신 시스템의 오류정정부호로 적용될 수 있다

**참고문헌**


[1] S. Kubota, K. Ohtani, and S. Kato, "High-speed and high-coding-gain Viterbi decoder with low power consumption employing SST scheme," *IEE Electron. Lett.*, vol. 22, no. 9, pp. 491, Apr. 1986.

[2] G. Fettweis and H. Meyr, "High-Speed Viterbi Processor: A Systolic Array Solution," *IEEE Journal on Selected Area in Commun.*, vol. SAC-8, pp. 1520-1534, OCT.,1990.

[3] T.K. Truong, Ming-Tang Shih and E.H. Satorius, "A VLSI Design for a Trace-Back Viterbi Decoder" *IEEE Trans. on Commun.*, vol. 40, no. 30, pp. 616-624, March 1992.

[4] P.J. Black and T. H.-Y. Meng, "A 140Mb/s, 32-state, Radix-4 Viterbi Decoder," *IEEE Journal of Solid-State Circuits*, vol. 27, no. 12, pp. 1877-1885, Dec., 1992.


1995년 9월 ~ 1996년 8월 : 한국통신 위성통신연구실 선임연구원  
 1997년 3월 ~ 1998년12월 : 한국전자통신연구원 초빙 연구원  
 1998년 9월 ~ 현재 : 한국해양대학교 전파공학과 조교수  
 \*관심분야 : 위성통신, 이동통신, 변.복조기술, 채널 코딩, FPGA 기술 등



**김 상 명(Sang-Myung Kim)**  
 1999. 2 : 한국해양대학교 전파공학과 학사  
 1999. 3 ~ 현재 : 한국해양대학교 전파공학과 석사 재학중  
 \*관심분야 : 오류정정부호, 디지털 모뎀, FPGA 설계



**김 상 훈(Sang-Hoon Kim)**  
 2000. 2 : 한국해양대학교 전파공학과 학사  
 2000. 3 ~ 현재 : 한국해양대학교 전파공학과 석사 재학중  
 \*관심분야 : 오류정정부호, 디지털 모뎀, FPGA 설계



**정 지 원(Ji-Won Jung)**  
 1989년 2월 : 성균관대학교 전자공학 학사  
 1991년 2월 : 성균관대학교 전자공학 석사  
 1995년 2월 : 성균관대학교 전자공학 박사

1991년 1월 ~ 1992년 2월 : LG 정보통신연구소 연구원



**황 원 철(Won-Chul Hwang)**  
 1999. 2 : 동의대학교 전자통신공학과 학사  
 2000.3 ~ 현재 : 한국해양대학교 전파공학과 석사 재학중  
 \*관심분야 : 오류정정부호, 디지털 모뎀, FPGA 설계