Journal of the Korea Society of Computer and Information (한국컴퓨터정보학회논문지)
- Volume 4 Issue 4
- /
- Pages.57-68
- /
- 1999
- /
- 1598-849X(pISSN)
- /
- 2383-9945(eISSN)
A Description Technique and It's Simulation of Gate Level Digital Circuits
게이트 레벨 디지털 회로의 기술방법 및 시뮬레이션
Abstract
The purpose of this study is to build a description technique and to make a simulator, which can simulate and verify the behavior of gate level digital system. To get the object code from the input description language, we build a translator. To do this, we used YACC of the UNIX parser generator. and made an intermediate code in the mid-process between translator and simulator to extend the range of application. For experimental models. we used the Full-Adder and Modulo-3 Counter.
본 논문은 게이트 레벨 디지털 시스템의 동작기술과 그 동작결과를 검증 할 수 있는 시뮬레이터를 작성하는데 목적을 두고 있다. 기술언어로부터 목적코드를 얻기 위하여 번역기를 구성한 바 이의 구현을 위하여 UNIX의 YACC를 이용하였으며 중간 목적 파일을 번역기와 시뮬레이터의 중간과정으로 삼아 응용범위를 넓힐 수 있도록 하였다. 시뮬레이션 대상으로 전가산기와 3진 계수기를 사용하였다.
Keywords