

고속/고집적 ATM Switching MCM 구현을 위한 설계 Library 구축 및 시험성 확보

김승곤, 지성근, 우준환, 임성완

LG 정보통신 생산기술연구소

Generation of Testability on High Density /Speed ATM MCM and Its Library Build-up using BCB Thin Film Substrate

S.G.Kim, S.G.Ji, J.H.Woo, S.W.Lim

LG Information & Communications Ltd. Production Engineering Lab.

(1999년 6월 20일 접수, 1999년 7월 20일 게재승인)

초 록 : 대용량, 고속 정보처리가 요구되는 시스템의 모듈은 데이터 처리의 고속성 및 회로의 고집적이 가능한 MCM의 형태로 구현되어 ATM, GPS 및 PCS 등의 분야에 광범위하게 응용되고 있다. 3개의 칩으로 구성되고 2.48 Gbps의 데이터 처리용량을 가지는 ATM Switching 모듈을 기판 Size 48X48mm², Cu/PhotoBCB를 이용한 10 Multi-Layer 그리고 491 Pin PBGA 형태의 MCM을 개발하였다. MCM 개발을 위해 요구되는 기술로는 고속신호 특성구현을 위해 Interconnect Characterization을 통한 기판/패키지의 설계 파라미터 추출, 고밀도 MCM에서의 방열처리 그리고 MCM 개발의 가장 난점중의 하나인 시험성 확보를 들 수 있다. ATM Switching MCM 개발을 위해 MCM-D 기판에서의 Interconnect Characterization을 통한 신호지연, 비아특성, 신호간섭(Cross-talk) 파라미터 등을 추출하였다. 고집적 구조에서 15.6Watt의 방열처리를 위해 열 해석을 진행하고 기판에 열 비아 1,108개를 형성하고 패키지 전체에 85°C 이하 유지조건의 방열처리를 하였다. 마지막으로 시험성 확보를 위해 미세 간격 프로빙을 통한 기판 검증 및 복잡한 패키지/어셈블리 공정검증을 위해 Boundary Scan Test(BST)를 적용하여 효과적이고 비용 절감형의 제품을 개발하였다.

Abstract : Modules of the system that requires large capacity and high-speed information processing are implemented in the form of MCM that allows high-speed data processing, high density circuit integration and widely applied to such fields as ATM, GPS and PCS. Hence we developed the ATM switching module that is consisted of three chips and 2.48 Gbps data throughput, in the form of 10 multi-layer by Cu/Photo-BCB and 491pin PBGA which size is 48 x 48mm². hnologies required for the development of the MCM includes extracting parameters for designing the substrate/package through the interconnect characterization to implement the high-speed characteristics, thermal management at the high-density MCM, and the generation of the testability that is one of the most difficult issues for developing the MCM. For the development of the ATM Switching MCM, we extracted signaling delay, via characteristics and crosstalk parameters through the interconnect characterization on the MCM-D. For the thermal management of 15.6 Watt under the high-density structure, we carried out the thermal analysis, formed 1,108 thermal vias through the substrate, and performed heat-proofing processing for the entire package so that it can keep the temperature less than 85°C. Lastly, in order to ensure the testability, we verified the substrate through fine pitch probing and applied the Boundary Scan Test (BST) for verifying the complex packaging/assembling processes, through which we developed an efficient and cost-effective product.

1. Introduction

MCM 기술은 고속성, 고 집적성을 특징으로 개인용 컴퓨터, 딜럭시미디어, 개인 휴대통신 등 그 활용범위를 넓혀가고 있으며, 그 응용분야도 초고주파 제품, 광 통신등으로 진보하고 있다.¹⁾ 이와 같은 MCM의 특성 구현을 위해서는 설계단계에서 Interconnect 라인을 해석하고 적용하는 것이 필요하다. 특히 고속, 고집적 응용구조에서 Interconnect 라인은 고기능, 고속소자의 성능을 결정하는 요소로서 신호지연, 신호간섭(Crosstalk) 등의 현상에 대한 데이터 베이스화 및 최적화가 필요하다. 또한 MCM 기술의 고집적화, 회로의 복잡화는 시험성 확보에 심각한 영향을 미치고 있으며 Test 적용기술 또한 다양성과 복잡성을 가지고 접근해야 한다. MCM 모듈의 조기 시험 검증은 증대되고 있는 모듈의 저 가격화에 중요한 변수로 작용한다. 위와 같은 접근방식에 비추어 볼 때 ATM Switching 시스템과 같은 고속/고용량의 데이터 처리가 요구되는 모듈의 개발을 위해서는 Interconnect 라인의 시뮬레이션을 통한 설계 및 모듈의 복잡성으로 인한 시험성 확보가 우선적으로 해결되어야 한다. 본 논문에서는 고기능화 ATM Switching MCM 구현을 위해 MCM-D 공정에서의 Interconnect 라인의 특성을 분석하여 설계 파라미터를 추출하고, 고집적 모듈의 효과적이고 저 비용 방식의 시험성 확보를 위해 미세 간격 프로빙 및 Boundary Scan Test(BST)를 적용하여 고 기능 MCM 모듈을 개발하였다.

1.1. Product Description

개발된 MCM의 특징은 155Mbps의 Data 전송속도, 15.6Watt의 전력소모, Total 491 pin의 I/O를 가지는 모듈이다. MCM 구성소자로는 16x16mm²의 Die size, Bond pad size 3.5mil, Pad pitch 4.42mil이며, Critical 라이징 시간은 1.03 nsec이다. MCM 패키지는 PBGA이며 491Pin I/O와 314 Signal 그리고 177 Pin의 Power/Ground 구성하였다. MCM 및 소자의 세부사항은 Table 1과 같다. ATM Switching MCM 구현을 위한 설계의 관점은 고속신호 특성구현 및 신호간섭 문제 고려를

위한 Interconnect 라인의 특성분석 및 열 해석이 주요 사양이다. 또한 고 집적화 된 기판의 검증 및 조립된 패키지의 조립검증을 위한 시험성 확보가 우선적으로 고려 되어야 하며 이를 통해 Rework 공정진행 및 비용 절감형의 MCM 구현이 가능하다. 모듈의 또 다른 특징인 15.6 Watt급의 전력소모에 의한 방열처리를 위해서는 열 해석(Theermal simulation)을 수행하고 MCM 기판에 1,108개의 열 비아(Thermal Via)를 형성하고 패키지에 알루미늄(Al)으로 방열판을 부착하는 열 관리가 진행 되었다.

2. Electrical Characterization for CM-D Design

기 언급된 바와 같이 ATM Switching 모

Table. 1. MCM Feature and Device Specifications
MCM Specifications

Item	Description
Total # of I/O	491
# of Signal Pins	314
# of Power/Gnd Pin	177
Max Clock Speed	50Mbps
Power dissip.	15.6 Watt
Op Temp. range	40 °C
Package Type	BGA

Device Specifications

	NSBI	RCCI
Die Size(mm)	16.15×16.15	16.15×16.15
# of pad	495	507
Pad Size	3.5mil	3.5mil
Min pitch	4.42mil	4.42mil
# of signal	252	232
# of GND pad	124	130
Max Jun. temp	150 °C	150 °C
Power dissip	4.8Watt	5.5Watt
Power supply	3.3 V	3.3 V
Critical Tr	1.03ns	1.03ns
JTAG	Y	Y

들은 155 Mbps 신호전송 및 개별소자의 라이징 타임이 1.03 nsec에 이르는 고속성 및 고집적화 모듈로서 특성구현을 위해 Interconnect 라인의 특성분석을 통한 설계 파라미터를 추출할 필요가 있다. 특성 분석을 위해 Ground/Sig-X/Sig-Y/Pad 층으로 구성된 메탈 4층의 Multi-Layer를 사용하였다.

2.1. 특성분석 항목 및 제조공정

Interconnect Line은 HP사의 CDS를 이용해 시뮬레이션하고 파라미터를 추출하였다. 유전체는 BCB-4024 (Benzocyclo-Butene)이며, 유전율은 2.7이다. 공정 조건으로 BCB 두께 10um, 신호선 두께 3um, 신호선폭은 X신호는 27um, Y신호는 43 um으로 설정하였다. 설계 항목으로는 'Delay Line', '비아 특성', 'Crosstalk Line' 그리고 'Bonding Wire' 등으로 구성하였다. Delay Line은 임피던스 부정합, 신호선 길이, 기하학적 구조 등의 요인에 대한 파라미터 측정을 위한 것이며, 비아 구조는 Thru, Spiral, Stagger 등의 구조에 대한 임피던스 정합여부, 신호지연등의 특성을 비교하기 위한 것이며, Crosstalk은 인접한 신호선에 의한 유도성, 용량성에 의한 신호간섭(Noise) 정도를 측정하기 위한 구조로서 ATM Switching MCM에서의 배선조건을 산출하였다. 시험 구조(Test Pattern)제작을 위한 공정 흐름도는 Fig 2과 같으며, 동일공정의 반복 과정을 통해 Multi Layer가 형성된다. MCM 공정은 GND(3um), BCB1 (18.5 um), X신호(3um), BCB2 (9um), Y신호 (3um), BCB3 (10um), PAD Layer 순으로 진행하였다.

Interconnect 라인 분석방식으로 'TDR'과 'S-Parameter' 분석 방법이 사용되고 있으나, 미세 Pattern에서 프로빙에 대한 문제로 설계 및 공정이 복잡해지는 것을 피할 수 있으며 1 Point Probing의 장점이 있는 Time Domain Reflectometry (TDR) 방식을 이용하였다. 측정을 위해 17.5 psec Sampling Head와 마이크로 프로브를 사용하였다.

2.2. 분석 결과

2.2.1. Delay Line

신호지연 특성을 분석하기 위해 여러 가지




Fig. 2. Flow Chart for MCM-D Process [2]

형태의 구조를 제작하였으며, 신호선폭 변화, 신호선 길이에 대한 신호지연의 선형성, 기하학적 구조에 의한 지연특성 그리고 임피던스 부정합에 의한 신호지연 특성 등을 정량화적으로 분석하였으며 결과는 아래 [Table 2] 와 같다.

2.2.2. Via 특성

비아 종류는 비아의 라우팅에 따른 "Thru, Stagger, Spiral" [3] 3가지 형태 MCM에서 비아 구조는 공정특성 및 전기적 특성에서

Table 2. The Variation of Line Width

No.	W(um)	Lg(mm)	Z(Ω)	Delay(ps)
1	36	30	50.05	189.8
2	21.5	30	58.96	194.3
3	10.5	30	72.96	198.7

중요한 영향을 미치며, Interconnect에서도 취약한 부분이라 할 수 있다. 결과는 Table 3과 같으며, 비아 타입별 비교에서 Spiral 구조가 신호전달 특성이 열악하며, Inductance 가 가장 높게 나타났다. 실험에서 주어진 공정 조건에서 단위 비아당 Delay는 약 15psec로 측정되며, 임피던스는 약 47 Ω 의 결과를 얻었다.

2.2.3. Wire Bonding


Table 3. The Comparison of Via Types

No.	I(nH)	C(pF)	Z(Ω)	D(ps)
THRU	2.26	1.26	47.3	46.52
STAG	2.22	1.28	46.41	46.52
SPIRA	2.25	1.26	48.51	49.73

용하였으며, 와이어의 임피던스 특성은 50 Ω 에 접근하였으나 신호전달 특성은 On-Chip Interconnect의 경우 밀리미터당 5~7psec에 비해 매우 열악한 것을 볼 수 있다. 길이에 따른 신호지연, 인더턴스 값의 변화가 적은 것은 측정용 프로브 패드의 영향으로 볼 수 있다.

Table 4. The Characteristics of Bonding Wire

Length (mm)	L(nH)	C(pF)	Z(Ω)	Delay (ps)
1.52	1.73	1.1	45.7	36.3
3.05	1.76	1.03	46.5	36.3
4.57	1.78	1.01	47	37.1

**Fig 2.** Calculated Cross-talk Parameter

2.2.4. Cross-talk

Cross-talk 분석은 기판상의 신호선 라우팅시 반드시 고려되어야 할 점으로서 Critical Line의 커플링 길이를 결정한다. 시뮬레이션 결과 ATM 길이는 Switching MCM의 경우 임계 커플링 길이는 MCM-C의 경우 10 mm, MCM-D의 경우 18mm의 결과를 얻었다. 이상의 Interconnect Line의 평가 결과를 통해 ATM Switching MCM의 설계를 위한 시그널 라인, 비아, 와이어 본딩 그리고 신호간섭을 고려한 배선등의 파라미터들을 추출 하였다. Layer는 메탈 5층, 절연체 5층으로 구성하였으며 열 해석 결과와 함께 ATM Switching MCM의 가능성 분석(Feasibility Analysis)를 수행하여 MCM 기판 및 패키지 설계에 적용 하였다.

3. Testability on ATM Switching MCM

고속, 고밀도 회로 구현을 위한 MCM의 성장에 따라 모듈에 대한 시험성 확보의 중요성이 증대되고 있다. 시험성 확보를 위한 항목과 문제점들로서는 기판에 대한 시험성(Test Coverage) 감소, Known Good Die(KGD) 검증의 난해함, 조립/패키징의 복잡성으로 인한 공정의 검증 필요성 증대, 고비용 실시간 시험 등이다. ATM Switching MCM 개발에 있어 시험성 확보가 가장 어려운 분야 중의 하나이다.

3.1. Substrate Test

ATM Switching MCM의 기판은 신호선의 임피던스 정합을 위해 신호선 폭으로 Sig-X 31um, Sig-Y 40um, 비아는 50um을 구현하고 절연 물질로서 BCB 4024(5um두께)/4026(12um두께)을 적용하여 구현하였다. 고 전력소모 모듈의 방열특성을 고려하여 적층 기판에 1,108개의 열 비아를 3개의 Die 패드에 배치하여 열처리 효율을 증대하였다. 약 2,000개의 와이어 본딩 조립공정에서 문제될 수 있는 본드 패드의 'De-lamination'을 방지 결과 ATM 하기 위해 최상층에 절연체로 패시베이션(Passivation) 층을 구성하였다. 패드 크기는 4x12mil, 패드 간격은 8mil을 사용하였다.

3.2. 시험 및 결과

조립성 고려를 위해 적층기판 시험을 위한 정확한 얼라인 및 미세간격의 접근성이 요구되며 특히 MCM-D 공정을 적용한 기판일 경우 전도선 및 절연층 구조의 손상을 방지하기 위해 프로빙시 Force 조절이 필요하며 이를 위해 Force가 27g이 되도록 설정하고 패드에 약 7,000A의 프로빙 깊이를 조절하였으며 시험시간은 모듈 당 30분이 소요되었다. 시험항목으로는 신호선의 단선 유무를 시험하는 'Continuity 시험'과 각각의 인접 네트간의 단락을 시험하기 위한 'Isolation 시험'을 진행하였다. Flying Prober의 프로브간의 충돌을 방지하기 위하여 시험 포인트를 Staggering으로 지정하여 진행하였다. ATM Switching MCM의 기판 시험은 총 1992 시험 포인트, 455 네트에 대해 진행되었으며 시험내역 및 조건은 Table 5 와 같다

Table 5. MCM 기판시험 범위

Test Items		Condition	
# of TP	1992	Continuity	< 80Ω
# of Nets	455		
# Adj. Net (150um)	1983	Isolation	>5M@ 250Volt

시험결과 신호선의 저항은 길이에 따라 9-60Ω으로 측정되었으며, Isolation 시험결과 절연성은 5MΩ이상으로 나타났다. 기판 시험을 진행

하여 8mil 간격의 신호선, 1992 포인트에 대한 Interconnection 검증을 진행하였다.

3.3. Assembly and Package Test

3.3.1. Boundary Scan Test

MCM Substrate 시험에 의해 검증된 기판은 후술하는 바와 같이 MCM 공정절차에 따라 조립 및 패키징이 된다. ATM Switching MCM의 경우 패키징 및 어셈블리의 복잡성으로 인해 공정 진행상의 불량발생 여부, KGD 상태의 초기시험 필요성이 요구되며 이를 위해 BST를 적용하였다. 이를 통해 모듈의 기능시험 이전에 양·불량을 판별하여 Rework을 진행함으로써 개발기간 단축 및 저가형 MCM의 구현에 기여할 수 있다.[4]

3.2.2. MCM 모듈 Package 및 조립

ATM Switching MCM 패키지의 특징인 고속, 고집적 및 고 전 Bst력소모 등의 사양 만족을 위해 Fig.4과 같은 PBGA 구조를 구현하였다. 20Watt 급의 고전력 소모에 대한 방열을 위해 열적 시뮬레이션을 수행하여 방열 특성이 우수한 캐비티(Cavity) 구조의 메탈 슬러그 패키지를 제작하였다. 추가적으로 85°C 이하의 온도유지가 가능한 방열판을 부착 하였다. 패키지에서의 신호선 구성은 6층 구조




Fig 3. Package Structure

이며, 그라운드며, 그라운드 방지를 위해 24개의 바이패스 캐패시터를 실장 하였고 패키지의 크기는 68mm²로서 BGA 패키지 실장의 신뢰성을 확보 하였다. 패키지 실링(Sealing)은 B-Stage 공정을 이용한 LID를 처리 하였다. MCM 기판의 조립은 Die와 기판간 및 기판과 패키지간의 멀티 본딩으로 'Wedge' 방식을 적용하여 총 2,069개를 진행하였고 이때의 와이어의 인장 강도는 11.8g 으로 측정 되었다. 와이어 본딩에 대한 신뢰성 확보를 위해 본드 패드의 위층에 패시베이션 를 형성하고 패드를

개구하여 본딩 공정상에 발생할 수 있는 패드가 일어나는 현상을 방지하였다.

3.4. Boundary Scan Test의 개요

BST의 적용은 기존의 물리적 접촉에 대한 한계 극복을 위해 칩에 구현된 특정한 로직이 시험을 대신하며, 이를 통해 실장 칩의 코어 동작상태 및 모듈 조립과 관련된 신호선 연결상태의 시험을 가능케한 시험 방법이다. 시험의 종류(범위)로서 내부 시험, 외부시험, 클러스터 시험, 메모리 시험 등이 있다.

3.5. BST 설계 및 시험 Board 제작




Fig. 4. BST Test Structure




Fig. 5. BST Test Board with BGA Socket

BST 시험은 실장된 Die의 양·불량 판별 (KGD)하는 내부 시험 및 Die 간의 인터커넥-

션 라인 검사를 수행하는 외부 시험으로 구성된다. 그러나 MCM 구조상 Interconnection 라인은 Die간 신호선 연결뿐 아니라 다수의 신호선이 기판에서 패키지로 연결되는 외부 Interconnect 라인으로 구성되어 있으므로 별도의 BST 시험 구조가 필요하다. 특히 ATM Switching MCM의 경우 멀티 와이어 본딩 및 패키지의 복합성 및 BGA 볼의 전기적 연결 상태 등을 평가할 필요가 있다. 이를 위해 BGA용 시험 소켓을 제작하고 MCM 패키지




Fig. 6. Assembled MCM

I/O를 포함하는 BST 회로를 구성하였다. 회로 구성을 위해 BSCAN 구조가 내장된 9개의 버퍼 칩(ABT18640)을 사용하였다.

3.6. 시험결과

시험을 위해 MCM의 소자 및 버퍼 칩의 BSDL(Boundary Scan Description Language)을 이용하여 시험 프로그램을 제작




Fig. 7. BST Test Result

하고, IEEE 1149.1 [5] 규격에 기초한 BST 시험을 수행하였다. 내부 시험을 통해 MCM구성 칩 내부의 코아로직을 검사하고, 외부 시험을 통해 신호선과 전원 라인간의 Stuck-at 폴트, 신호선간 브릿지 폴드, 단선 그리고 Switch 폴트 등을 검증하였다. 특히 버퍼 칩을 이용한 BST 회로구현을 통해 패키지의 조립성 및 신호 연결 상태를 검증할 수 있었다. BST 시험용 테스트 패턴으로 총 920 종류를 사용하였으며, 455 네트를 시험 하였다.

4. 결 론

고속/고집적 모듈인 ATM Switching MCM의 구현을 위해 Interconnect 특성분석을 수행하였다. 이를 통해 신호선, 비아 그리고 신호간섭 등의 파라미터들을 추출하여 기판 설계에 적용하였다. 또한 열적 시뮬레이션을 통해 기판상의 열 비아 및 고 방열구조의 패키지를 구현하였다. 또한 MCM 개발의 관건이라 할 수 있는 시험성 확보를 위해 미세 간격의 기판시험 및 조립/패키징 검증을 위해 BST 회로를 제작,

적용하여 시험의 효율화 및 개발공정의 단순화에 기여하였다. 이를 통해 고 집적화 및 비용 절감형의 ATM Switching 모듈을 개발할 수 있었다.

References

1. Jerry E.Sargent, and Charles A. Harper, "Hybrid Micro Electronics", McGraw-Hill, pp1-20~1-21, (1995)
2. Multi-chip Module Technology Handbook-Phillip E. Garrou, pp15. 1~15.5
3. Eric D. Perfecto, Hai P. Longworth, "Improving Wireability on Nonplanar Strures for the Next MCMD Gen.", The Intl. Journal of Microcircuits & Electronic Package, Volume 18, (1995)
4. IMAPS Advanced Technology Workshop on MCM Test IV SEP.(1997)
5. IEEE1149. 1 Boundary Scan Test.