고속 모듈러 지수연산을 위한 모듈러 곱셈기의 선형 시스톨릭 어레이 설계

Design of Linear Systolic Arrays of Modular Multiplier for the Fast Modular Exponentiation

  • 이건직 (경북대학교 컴퓨터공학과) ;
  • 허영준 (경북대학교 컴퓨터공학과) ;
  • 유기영 (경북대학교 컴퓨터공학과)
  • Lee, Geon-Jik (Dept.of Computer Engineering, Kyungpook National University) ;
  • Heo, Yeong-Jun (Dept.of Computer Engineering, Kyungpook National University) ;
  • Yu, Gi-Yeong (Dept.of Computer Engineering, Kyungpook National University)
  • 발행 : 1999.09.01

초록

공개키 암호화 시스템에서 주된 연산은 512비트 이상의 큰 수에 의한 모듈러 지수 연산으로 표현되며, 이 연산은 내부적으로 모듈러 곱셈을 반복적으로 수행함으로써 계산된다. 본 논문에서는 Montgomery 알고리즘을 분석하여 right-to-left 방식의 모듈러 지수 연산에서 공통으로 계산 가능한 부분을 이용하여 모듈러 제곱과 모듈러 곱셈을 동시에 수행하는 선형 시스톨릭 어레이를 설계한다. 설계된 시스톨릭 어레이는 VLSI 칩과 같은 하드웨어로 구현함으로써 IC 카드나 smart 카드에 이용될 수 있다.Abstract The main operation of the public-key cryptographic system is represented the modular exponentiation containing 512 or more bits and computed by performing the repetitive modular multiplications. In this paper, we analyze Montgomery algorithm and design the linear systolic array for performing modular multiplication and modular squaring simultaneously using the computable part in common in right-to-left modular exponentiation. The systolic array presented in this paper could be designed on VLSI hardware and used in IC and smart card.

키워드