MUX 기반의 FPGA 논리 합성을 위한 새로운 셀매칭 방식

A New Cell Matching Method for MUX-based FPGA Logic Synthesis

본 논문에서는 MUX 기반의 FPGA논리 합성에 효율적으로 사용될수 있는 매우빠르면서도 정확한 셀매칭 방식을 제안한다. 본 방식은 셀 매칭 자체가 단순하고도 빠르게 이루어질 수 있도록 미리 계산된 셀 라이브러리를 구축해서 사용하는 방식을 채택하였다. 라이브러리 내에 중복된 함수들을 제거하기 위한 입력 변수 개수 최소화 알고리즘을 사용하고 조밀한 비트 스트림 형식을 이용한 효과적인 라이브러리의 표현으로 라이브러리 크기를 주기억 장치에서 한번에 처리할수 있는 정도의 크기로 줄였다. MCNC논리 합성 벤치 마크 회로들에 대한 실험결과로서 제안된 방식의 효율성을 검증하였다.