초록
본 연구에서는 GaAs MESFET의 게이트-소오스 캐패시턴스($C_{gs}$)와 드레인-소오스 전류($I_{ds}$)의 비션형성에 의한 이득감소(Gain Compression) 및 위상왜곡(Phase Distortion)특성을 알아보고, 이를 최소화 할 수 있 는 소오스 및 부하 임피던스의 조건에 대해 조사하였다. 먼저 Volterra - Series 분석을 통하여, $C_{gs}(V_{gs})$와 $I_{ds}(V_{gs})$의 비선형특성을 조사하고, 각각의 비선형성분이 상호 소멸되는 소오스 및 부하 임피던스의 조건에서, 전체소자의 비선형성이 최소화 됨을 얄아보았다. 그리고 소오스 및 부하측정(Source, Load Pull)을 통하여 출 력전력값에 따라 최적의 선형성이 나오는 입출력 임피던스값을 찾고, Volterra-Series에서 구한 이론적인 결과와 비교 및 분석을 행하였다.
The linearity of the GaAs FET power amplifier(PA) is greatly influenced by source and load impedance for the FETs. The third order intermodulation products, IM3, from the GaAs FET PA are investigated in relation with source and load impedance. From heuristic as well as analytic point of view, e.g., Volterra series analysis, is employed to analyze the effects of nonlinear circuit elements, gate-source capacitance, $C_{gs}$, and drain-source current, $I_{ds}$. The sweet spots where soure and load impedance produce the least intermodulation products are calculated and compared with the load and source pull data with good agreements. It also shows that source impedance has a greater effect on the intermodulation products than the load impedcnce.