

AE신호에 의한 칩 절단성 예측

이영문*, 최원식**

Chip Breaking Prediction Using AE Signal

Y.M. Lee*, W.S. Choi**

Abstract

In turning, the chip may be produced in the form of continuous chip or discontinuous one. Continuous chips produced at high speed machining may hit the newly cut workpiece surface and adversely affect the appearance of the surface finish and may interfere with tool and sometimes induce tool fracture. In this study relationship between AE signal and chip form was experimentally investigated. The experimental results show that types of chip form are possible to be classified from the AE signal using fuzzy logic.

Keywords : Chip control(칩제어), Continuous chip(연속형칩), Broken chip(절단형칩), Fuzzy logic(퍼지추론), Acoustic emission(음향방출), Factor analysis(요인분석).

1. 서론

최근 공작기계와 절삭공구의 성능향상에 따라 절삭가공은 더욱 고속정밀화 되고 있으며 절삭 가공시 생성되는 칩(chip)의 효율적인 처리는 매우 중요한 문제로 대두되고 있다. 특히, 고속 절삭시 생성되는 연속형 칩은 처리 자체의 어려움이 있을 뿐만 아니라 절삭가공 표면을 손상시키며 공작기계 및 공작물에 영커 정상적인 절삭작업을 방해하기 때문에 절삭작업의 효율성과 원활한 진행을 위해 주기적인 칩의 절단을 통하여 이러한 문제점을 해결함과 동시에 칩 제거를 용이하게 해주어야 한다.^(1~3)

또한 최근 급속히 이루어지고 있는 절삭공정의 무인화 추세에 따라 가공 공정에 대한 감시의 중요성이 더욱 높

아지고 있으며 칩 제어와 관련된 문제로서 칩 형상모니터링의 필요성이 증대하고 있다.

절삭시 생성되는 칩의 형상 해석 및 모니터링에 대한 연구로서 Spanns⁽⁴⁾, Jawahir⁽⁵⁾ 등은 생성되는 칩의 형상을 직접 고속 촬영하였으며, 박⁽⁹⁾은 절삭력의 이송분력을 ARMA모형을 이용하여 칩절단주파수와 칩형상과의 관계를 연구하였고, Andresen⁽²⁾ 등은 공구 동력계로 부터 얻어지는 절삭력 신호의 스펙트럼분석을 이용한 칩 절단 감시 시스템을 소개한 바 있다. 그러나 이러한 연구방법은 측정장비의 복잡성 때문에 실제 절삭 가공시에는 너무 제한된 범위에서만 적용 될 수 있다.

한편 AE 신호를 이용한 절삭가공 공정감시에 대한 연구로서 Dornfeld⁽⁷⁾ 등은 2차원 절삭시, 공구경사각과

* 경북대학교 기계공학과

** 경일대학교 기계공학과

절삭속도의 변화에 따른 소성변형에 의한 일률 및 AE에너지와의 관계를 이론적으로 유도하였으며, Moriwaki⁽⁸⁾ 등은 AE신호를 코팅공구의 마멸깊이와 연관시켜 공구수명 판정에 응용하였고, Yang⁽¹⁵⁾ 등은 AE센싱판(sensing plate)을 공구밑에 부착하여 이판에 충돌하는 칩과 AE RMS신호와의 관계를 규명하였다.

그러나 AE를 이용한 대부분의 연구들은 공구의 마멸과 파손검출 및 소성거동에 대한 것이며 칩형상 예측에 대한 연구는 이루어지지 않고 있다.

본 연구는 절삭공정에서 칩 생성시 발생하는 AE신호를 이용하여 퍼지추론을 통한 칩 절단성 예측을 시도하였다.

2. 기초 이론

2.1 칩의 절단과정과 AE발생원

고체내부에 국부적으로 형성되었던 변형에너지가 급격히 해소되면서 발생하는 탄성파(elastic wave)를 음향방출, AE(acoustic emission)이라 하며 그 발생원(source)은 거시적 관점에서 보면 소성변형, 파괴 및 균열의 진전, 파괴 등이며 미시적 관점에서 보면 전위(dislocation), 미세 균일, 상변태 등을 들 수 있다⁽⁶⁾.

Nakayama⁽¹¹⁾는 칩 표면의 변형률이 파단 변형률(ϵ_f) 이상이 되면 칩의 절단이 이루어진다는 전제하에 파단 변형률, 칩 두께 및 칩 굴곡 반경으로 구성된 칩절단 한계 조건식(1)을 제시하였다.

$$\epsilon_f \leq \frac{t_c}{2} \left(\frac{1}{R_o} - \frac{1}{R_L} \right) \quad (1)$$

여기서 ϵ_f : 칩의 파단 변형률

t_c : 칩두께

R_o : 절단이 이루어지기 전의 칩의 굴곡반경

R_L : 절단이 이루어진 후의 칩의 굴곡반경

이다.

李등⁽¹⁰⁾은 칩의 선단이 공작물표면에 닿게 되면 Fig.1에 나타낸 바와 같이 칩에 작용하는 반력F에 의해 굽힘모멘트가 발생하며, 칩은 폭 b_c , 두께 t_c 인 사각단면의 보로 가정하고 칩의 절단이 일어나는 조건식(2)을 제시한 바 있다.

$$FA_m \geq \sigma_f \frac{b_c t_c^2}{6} \quad (2)$$

여기서 F : 칩에 작용하는 힘(N)

A_m : 칩절단 모멘트 압(mm)

σ_f : 칩의 파단응력(N/mm²) 이다.

한편 칩이 발생할 때의 AE신호원으로서 Fig.1에 나타낸 바와 같이 제1전단영역에서의 전단소성변형, 제2전단영역에서의 공구경사면과 칩 사이의 소성변형과 마찰, 공구 여유면과 공작물 사이의 마찰이 일어나는 제3영역과 칩의 선단이 공작물과 부딪히는 영역 및 칩의 절단이 이루어지는 영역으로 구분할 수 있다.

2.2 AE신호의 인자분석

인자분석이란 변수가 여러개 있는 경우에 비슷한 특성을 가진 즉 상관관계가 높은 변수끼리 모아 몇 개의 집단으로 나눈 후 각 집단을 대표할 수 있는 새로운 변수를 찾는 것으로 이 분석의 목적은 p개의 관측 가능한 양적변수들 사이의 공분산 관계를 설명할 수 있는 $m(\leq p)$ 개의 인자(factor)라고 불리는, 관측이 안되는 가상적인, 변수를 찾고자 하는데 있다.

인자모형(factor model)은 x 를 개수($m \leq p$)의 관측이 안되는 공통인자(common factor), F_1, F_2, \dots, F_m 과 특정인자(specific factor), $\epsilon_1, \epsilon_2, \dots, \epsilon_p$ 의 선형식으로 나타낸 것이다. 즉

$$\begin{aligned} x_1 - \mu_1 &= l_{11}F_1 + l_{12}F_2 + \dots + l_{1m}F_m + \epsilon_1 \\ x_2 - \mu_2 &= l_{21}F_1 + l_{22}F_2 + \dots + l_{2m}F_m + \epsilon_2 \\ &\vdots \\ &\vdots \\ &\vdots \\ x_p - \mu_p &= l_{p1}F_1 + l_{p2}F_2 + \dots + l_{pm}F_m + \epsilon_p \end{aligned} \quad (3)$$

$F_j, j=1, \dots, m$ 는 두 개 이상의 변수를 설명하는데 공통으로 사용되므로

j 번째 공통인자라고 부르며, $\epsilon_i, i=1, \dots, p$,는 변수들 사이의 인과관계를 설명하는데는 기여하지 않고 i 번째 변수만을 설명하는데 사용되므로 유일인자(unique factor) 또는 특정인자라고 부른다.

$l_{ij}, i=1, \dots, p, j=1, \dots, m$,는 i 번째 변수와 j 번째공통인자와의 상관관계를 나타내는 값

($l_{ij} = Cov(x_i, F_j)$)으로 i 번째 변수에 대한 j 번째 인자의 중요도를 나타내며 인자적재(factor loading)라

부르고 인자모형은 다음과 같이 나타낼 수 있다.

$$x - \mu = LF + \epsilon \quad (4)$$

여기서

$$F = \begin{bmatrix} F_1 \\ F_2 \\ \vdots \\ F_m \end{bmatrix}, \quad \epsilon = \begin{bmatrix} \epsilon_1 \\ \epsilon_2 \\ \vdots \\ \epsilon_m \end{bmatrix}$$

$$L = \begin{bmatrix} l_{11} & l_{12} & \cdots & l_{1m} \\ l_{21} & l_{22} & \cdots & l_{2m} \\ \vdots & \vdots & \ddots & \vdots \\ \vdots & \vdots & \ddots & \vdots \\ l_{p1} & l_{p2} & \cdots & l_{pm} \end{bmatrix}$$

μ 는 평균을 나타낸다.

AE신호의 파라미터로는 AE 에너지, AE 진폭, AE RMS, AE counts, AE상승시간, AE 지속시간, ASL (average signal level) 등이 있으며 퍼지추론시 모든 파라미터를 입력하면 너무 많은 학습이 요구되므로 본 연구에서는 가장 많이 사용되는 통계패키지인 SAS (Statistical Analysis System)를 이용, 식 (4)에 의해 요인 분석하였으며 그 결과 7가지 파라미터 중 AE 진폭과 AE 에너지가 가장 높은 인자 적재값임을 확인할 수 있었다.




Fig.1 AE source in turning

2.3 퍼지추론

AE 파라미터 중 AE 에너지와 AE 진폭 Data들의 평균값을 구한 후 구해진 값을 퍼지 입력변수로 사용하기 위해서 식(10)에 나타낸바와 같이 Normalizing하였으며, 불필요한 규칙공간을 제거하기 위하여 C Mean Clustering 기법을 사용하여 필요한 규칙수를 얻어내기 위해 몇 개의 구간으로 나누어 퍼지규칙을 구성하였다.

$$I_{energy} = \frac{E_{av_i} - E_{min}}{E_{max}}$$

$$I_{amp} = \frac{AMP_{av_i} - AMP_{min}}{AMP_{max}} \quad (10)$$

퍼지추론은 Mandani의 Min-Max 기법을 사용하여 그 무게 중심값을(11~14) 구하였으며, 퍼지 추론 과정은 크게 퍼지화 도입부(Fuzzification interface), 지식 베이스부(Knowledge base), 추론부(decision making -logic), 비퍼지화부 (defuzzification interface) 등의 4개의 기본 요소로 구성되며, 본 연구에서는 Fig.2 에 나타낸 바와 같이 입력부에 AE 에너지와 진폭을 출력부에 칩형상 식별부를 추가하여 시스템을 구성하였다.




Fig.2 Schematic diagram of fuzzy inference system

3. 절삭 실험

3차원 절삭시 절삭조건과 공구종류에 따른 칩의 형상과 이때 발생하는AE신호의 퍼지추론을 통한 칩의 절단성을 예측하기 위하여 다음과 같은 절삭실험을 행하였다.

3.1 절삭 조건 및 실험 장치

본 실험에서의 절삭조건은 Table 1과 같게 하였으며 피삭재는 기계구조용 및 일반구조용으로 널리 쓰이고 있는 SM45C 및 SS41강봉을 사용하였으며 절삭공구는 대한중석에서 황중삭용으로 개발된 KC 및 황삭용으로 개발된 MG형 공구를 사용하였다. 실험장치는 Fig.3과 같다.

Table 1 Experimental Instruments and Cutting Conditions

1. Lathe	
Spindle Speed	: 17 - 1200 rpm
Feed Range	: 0.049 - 1.381 mm/rev
Moter Power	: 10 HP
2. Inserts : KC and MG types	
3. Cutting Conditions	
Cutting Speed	: 200 m/min
Feed Rate(9steps)	: 0.067 0.111 0.148 0.234. 0.296, 0.345 0.444 0.542 0.641mm/rev
Width of Cut	: 2.0, 3.0 mm
Cutting Fluid	: none
4. AE Instruments	
Sensor	: PICO, PAC
Preamplifier	: 1220A 40/60dB gain 100~1200kHz BP filter, PAC
Software	: MISTRAS (AEDSP- 32/16), PAC




Fig.3 Experimental setup

3.2 실험 방법

절삭실험은 절삭속도를 200m/min으로 일정하게 하고 이송은 Table 1과 같이 0.067에서 0.641mm/rev까지 9단계로 실시하였다. 공구의 형상과 절삭조건이 동일하더라도 절삭시 발생하는 절삭력과 AE신호 및 생성되는 칩의 형태가 공구마멸에 의해 변화되기 때문에 절삭실험전 후 공구의 마멸상태를 확인하여서 마멸되지 않은 공구에 의해 절삭실험을 하였다.


AE 센서는 공구홀더의 밑면에 흡을 파고 장착하였으며 가능한 한 절삭이 이루어지는 공구끝 가까이에 부착시켰다. Preamplifier를 이용하여 센서에서 나오는 AE신호를 40dB까지 증폭시켰으며, 대역필터(Band Pass Filter)를 사용하여 절삭시 발생하는 전기적 잡음과 기계적 잡음을 제거하였다. 필터를 통과한 AE신호는 A/D Converter를 거쳐 PAC사의 AE 소프트웨어인 MISTRAS(AEDSP-32/16)을 통해 Micro Computer에 저장함과 동시에 디지털 오실로스코프(Digital Storage Oscilloscope)를 이용하여 파형을 관찰하였다. 한편 절삭성능을 평가하기 위하여 절삭시 발생하는 힘은 압전형 공구동력계(Kistler, 9257A)를 사용하여 측정하였으며 이때 나온 신호는 전하 증폭기(Kistler, 5807A)를 통해 증폭하고 다시 A/D 변환기(Data translation, DT3831-G)에 의해 디지털화한 후 Micro Computer에 저장하고 모니터로 관찰하였다.

4. 실험결과 및 고찰


4.1 칩 형상

공구형상과 절삭조건에 따른 칩형상은 피삭재 및 이송에 따라 나타내며 Fig.4 (a),(b)와 같다. 그림에서 보는 바와 같이 비교적 이송이 낮은 영역에서는 칩두께가 얇기 때문에 칩의 선단이 피삭재인 공작물이나 공구 여유면등과 접촉하여도 절단이 일어나지 않는 연속칩이 생성되었다. 이송이 커지면서 생성된 칩은 절삭조건 및 칩포머형상에 따라 다소 차이를 보이고 있으나 칩은 점차 두꺼워지며, 칩의 선단이 공작물이나 공구 여유면등과 접촉하게 되면 지연이나 역굴곡없이 안정적으로 절단이 이루어지며 C

자 형태를 나타낸다. 한편 높은 이송범위에는 칩이 두껍고 굴곡이 심하기 때문에 칩의 자유표면에 큰주름이 생기거나, 칩의 측면중 길이가 짧은 쪽에 부분적으로 전단파괴 형태를 나타내는 아아크형칩이 생성된다.



(a) Experiments during machining SM45C



(b) Experiments during machining SS41

Fig.4 Chip diagram

4.2 퍼지추론결과

퍼지추론은 AE 에너지와 AE 진폭 Data들의 평균값을 퍼지 입력변수로 사용하기 위해서 식(10)에 나타낸바와 같이 Normalizing하였다. 3구간으로 나누어 Fig.5와 같이 퍼지규칙을 구성하였다. 퍼지추론기 설계는 Fig.6과 같이 소속함수(Membership function)를 정의

하였으며 Mandani의 Min-Max 기법을 사용하여 그 무게 중심값을 구하면 Fig.7과 같다.




Fig.5 Fuzzy rule base




Fig.6 Fuzzy controller

Insert Type	KC		MG	
	2	3	2	3
DOC(mm)	2	3	2	3
Number of sample	8	8	9	9
Number of successful inference result	8	8	9	9
Number of undesirable inference result	0	0	0	0
Ratio of fault	0/8	0/8	0/9	0/9

(a) Experiments during machining SM45C

Insert Type	KC		MG	
	2	3	2	3
DOC(mm)	2	3	2	3
Number of sample	8	8	9	9
Number of successful inference result	7	8	9	9
Number of undesirable inference result	1	0	0	0
Ratio of fault	1/8	0/8	0/9	0/9

(b) Experiments during machining SS41

Fig. 7 Ratio of fault in each conditions

Fig.7에서 보는 바와 같이 퍼지추론에 의한 결과를 Fig.4에 나타난 칩형상과 비교 검토하면 SM45C인 경우 모든 절삭조건에서 두 공구 모두 잘 진단됨을 알 수 있다. 한편 KC형공구로 SS41강을 절삭깊이 2mm, 이송 0.148mm/rev인 절삭조건을 제외하면 모든 절삭조건에서 칩의 절단여부가 잘 진단됨을 알 수 있다. 이러한 결과는 상기의 절삭조건이 연속형칩과 절단형칩의 경계조건에 있기 때문에 발생하였다고 판단된다.

5.결론

본 연구에서는 3차원 절삭시 절삭조건과 공구종류에 따른 칩의 형상과 이때 발생하는AE신호의 퍼지추론을 통한 칩의 절단성을 예측하기 위하여 SM45C 및 SS41의 절삭실험을 통하여 다음과 같은 결론을 얻었다.

1. 절삭시 생성되는 칩의 형상 예측 및 모니터링을 위하여 지금까지 공구의 마멸과 파손검출 및 소성거동에만 주로 사용하여 왔던 AE신호를 칩형상에측에 직접 이용하였다.
2. 칩의 형상에 따른 AE신호의 7개 파라미터를 SAS를 통한 인자분석결과 칩형상의 특징 추출에 가장큰 인자값을 나타낸 것은 AE신호의 진폭성분과 에너지성분이었다.
3. 칩형상을 예측하기 위해 AE에너지와 AE진폭을 퍼지추론한 결과 추정된 값과 실제 실험 결과에서 얻어진 결과가 대부분 잘 일치함을 확인할 수 있었다.

참고문헌

- (1) Nakayama, K., 1962 "A Study of the Chip Breaker", Trans. of JSME, Vol.5, pp142-150.
- (2) J. L. Andreasen, L. De Chiffre, 1993 "Automatic Chip-Breaking Detection in Turning by Frequency Analysis of Cutting Force" Annals of the CIRP, Vol.42/1 pp45-48
- (3) Jawahir, I. S., 1988 "The Tool Restricted Contact Effect as a Major Influencing Factor in the Chip Breaking an Experimental Analysis" CIRP, Vol.37/1, pp121-126.
- (4) Spaans, C. 1970 "A Systematic Approach to Three-dimensional Chip Curl, Chip Breaking and Chip Control" SME paper Nr., pp70-241.
- (5) Jawahir, 1990 "On the Controllability of Chip Cycle and Modes of Chip Breaking in Metal Machining" CIRP, Vol.1/39 pp47-51.
- (6) Dornfeld, and Asibu, 1980, "Acoustic Emission during Orthogonal Metal Cutting" Int. J. Mech. Sci., Vol.22, No.5, pp.285-296.
- (7) Dornfeld and Asibu, 1981, "Quantitative Relationships for Acoustic Emission from Orthogonal Metal Cutting" ASME Vol. 103, August pp.330-340.
- (8) Moriwaki, 1980, "Detection of Tool Fracture by Acoustic Emission Measurement" CIRP, Vol. 29, No. 1, pp.35-40.
- (9) 박동삼, 1992 "절삭칩의 절단주파수 해석과 뉴럴패턴 인식법을 이용한 절삭가공의 이상진단에 관한 연구" 서울대학교 박사학위논문.
- (10) 이영문, 최원식, 장승일, 허인호, 1998, "칩절단지수에 의한 칩절단특성평가" 대한기계학회논문집 A권, 제 22권 제11호, pp1989~1997.
- (11) Lee Chuen Chien, 1990 "Fuzzy Logic in Control Systems : Fuzzy Logic Controller-Part I", IEEE Trans. Syst. Man Cybern., vol.20, pp404-418.
- (12) Lee Chuen Chien, 1990 "Fuzzy Logic in Control Systems : Fuzzy Logic Controller-Part II", IEEE Trans. Syst. Man Cybern., vol.20, pp419-435.

- (13) El Baradie, M. A., 1997 "A Fuzzy Logic Model for Machining Data Selection", Int. J. Mach. Tools Manufact., Vol. 37, No. 9, pp1353-1372.
- (14) Chen, J. C., 1997 "A Fuzzy-Nets In-Process (FNIP) System for Tool-Breakage Monitoring in End-Milling Operations", Int. J. Mach. Tools Manufact., Vol. 37, No. 9, pp783-800.
- (15) Min Yang Yang & Jae Woong Youn, 1994, "A Study on The Identification of Chip Form using A Sensing Plate with AE Sensor" NAMRI Technical Paper, pp.39-45.