

싸이리스터제어 병렬보상기의 특성 연구

鄭 敦 範

A Study on the Characteristics of Thyristor Controlled Shunt Compensator

Gyo-Bum Chung

요 약

본 논문은, 대표적인 FACTS 기기중의 하나인 싸이리스터제어 병렬보상기의 특성 연구를 수행한다. 이를 위하여 푸리에 공간에서 전력조류 조건을 만족하는 싸이리스터 점호각을 수치해석적으로 구하고, 그 계산 결과를 이용하여 정상상태 및 고조파 특성을 해석하였다. 그리고, Poincare Mapping 이론을 이용한 스위칭 주파수영역에서 안정도 해석과 EMTP 시뮬레이션을 이용한 시평면상에서 해석결과의 겹증 및 여러 운전점에서 과도응답특성의 비교연구를 수행하였다.

ABSTRACT

This paper studies the operational characteristics of thyristor controlled shunt compensator in a simple power transmission system. With Fourier series representation of the thyristor switching action and the system parameters, the thyristor current equations are derived, which transmit the required real power of the simple power transmission system. Bisection algorithm is used to solve the thyristor current equations, which informs the thyristor firing angle, the thyristor conduction angle, the power flows and the harmonic characteristics. The stability analysis is performed with the theory of Poincare mapping for the nonlinear discrete periodic dynamic system. EMTP simulations at the various operating points show the transient characteristics of the thyristor controlled shunt compensator and correspond to the results calculated with Fourier series representation and the stability analysis.

Key Words: Thyristor controlled shunt compensator, Fourier series representation, Switching function, Bisection algorithm, Poincare mapping, Stability, EMTP simulation

1. 서 론

유연송전 개념을 이용한 기존 전력송전 설비의 이용률 증대 및 효율적인 전력 제어 기술에 대한 활발한 연구가 진행되고 있다.⁽¹⁾ 특히 장거리 송전선의 송전용량의 증대를 위한 싸이리스터제어 직렬콘덴서(TCSC) 전력송전 시스템의 고조파 특성, 안정도, 전력계통내의 최적 위치선정 및 최적 전력제어 분야의 연구가 활발히 이루어지고 있다.^(2~3)

TCSC의 기본적인 구조는 싸이리스터, 리액터 및 캐패시터로 구성되며, 송전선에 직렬로 삽입되어 송전선로의 임피던스를 보상한다. TCSC에 의해 보상되는 임피던스는 싸이

리스터 도통각 α 의 크기에 의해 결정되며, 그 크기는 전력 시스템 내의 각종 상수 및 싸이리스터 점호각 α 에 의해서 변화된다.

유연송전 개념을 구현하기 위해 제안된 또 다른 대표적인 FACTS기기는 싸이리스터제어 병렬보상기이다. 실용화 단계에 이른 싸이리스터제어 병렬보상기는 주로 전압안정도 개선을 위해 사용되며, 전력조류계산 및 동특성 해석을 위한 모델이 제시되었다.^(4~6) 싸이리스터제어 병렬보상기는 출력전압이 송전선로에 병렬로 삽입되는 점을 제외하고, TCSC와 같은 구조를 취하는 비선형 이산 주기 시스템이다.^(7~8)

따라서 본 논문에서는 TCSC 전력송전 시스템의 고조파

특성 및 안정도 해석을 위해 사용되었던 방법을 이용하여, 싸이리스터제어 병렬보상기를 유효전력조류 제어기로 사용할 때에 필요한 싸이리스터 점호각 계산, 도통각의 크기, 무효전력조류의 변화, 병렬보상기 출력전압의 고조파특성 및 안정도 해석을 수행한다. 이를 위하여, 전압, 전류, 임피던스 및 싸이리스터 스위칭 동작을 복소수 푸리에 공간에서 표현하고, 전력송전 시스템에 의해 요구되는 전력조류를 만족하는 싸이리스터 점호각 α 를 구한다. 그리고, 푸리에 공간에서의 계산 결과를 EMTP 시뮬레이션으로 시평면상에서 검증하며, 싸이리스터제어 병렬보상기의 투입시의 과도응답 과정을 여러 동작점에서 비교하여 병렬보상기의 운전특성을 해석한다.

2. 싸이리스터제어 병렬보상기와 전력송전 시스템

그림 1은 본 연구에 사용된 싸이리스터제어 병렬보상기가 설치된 간단한 전력송전 시스템으로 기준 상전압의 최대값은 170[V], 기준용량은 564.85[VA]이다. 병렬보상기를 제외한 전력송전시스템은 테브난(Thevenin) 정리를 이용하여 등가 전압원 E_1 , E_2 , 등가저항 R_1 , R_2 , 등가인덕턴스 L_1 , L_2 , 및 3상 Y-Δ변압기로 간략하게 처리되었으며, Per Unit 단위로 표현된 시스템 상수는 표 1과 같다.

싸이리스터제어 병렬보상기는 TCSC와 마찬가지로 싸이리스터 도통각 σ 의 크기에 따라 3가지 운전모드로 구분할 수 있다.^{[2-3],[8]}




그림 1 싸이리스터제어 병렬보상 전력송전 시스템

Fig. 1 A simple power transmission system with thyristor controlled shunt compensator

표 1 전력송전 시스템 상수의 P.U.값
Table 1 Per unit values of the system parameters

R_1	0.0977	R_2	0.0977
L_1	0.001955	L_2	0.001036
L_p	0.00039	C_p	0.0125
E_1 최대값	1	E_2 최대값	0.353
E_1 위상각	30°	E_2 위상각	-10°

2.1 Blocked 모드

싸이리스터가 항상 Off되어 도통각 σ 가 0° 의 값을 갖는다. 병렬보상기의 캐패시터 C_p 및 시스템 전압의 크기에 의해서 결정되는 종속적인 무효전력 보상값을 전력송전 시스템에 제공한다.

2.2 Vernier 모드

싸이리스터 점호각 α 와 시스템 상수값에 의해서 싸이리스터 도통각 σ 가 0° ~ 180° 사이의 값을 갖는 경우로서 싸이리스터 도통각 σ 의 크기, 캐패시턴스 및 인덕턴스에 의해 용량성 무효전력 혹은 유도성 무효전력의 값을 전력송전 시스템에 제공하며 싸이리스터제어 병렬보상기의 60[Hz] 등가 임피던스 성분은 식 (1)과 같다.^[5]

$$X_c = \frac{-\omega L_{eq}}{1 - \omega^2 L_{eq} C_p} \quad (1)$$

여기서

$$L_{eq} = \frac{\pi L_p}{\sigma - \sin \sigma} \quad (2)$$

2.3 Bypass 모드

싸이리스터의 도통각 σ 가 180° 의 값을 갖는 경우로서 싸이리스터는 항상 On 되어있다. 병렬보상기의 캐패시터와 인덕턴스 및 시스템 전압 크기에 의해서 결정되는 종속적인 무효전력 보상값을 전력송전시스템에 제공한다.

3. 푸리에 공간에서 시스템 특성 해석

싸이리스터제어 병렬보상기에 의해서 발생하는 고조파 전압 및 전류의 해석을 위해서, 싸이리스터가 On일 때 1의 값, 싸이리스터가 Off일 때는 0의 값을 갖는 스위칭(Switching) 함수를 이용한다. 그림 2는 싸이리스터의 스위칭 동작을 나타내는 스위칭 함수 $H_p(\omega t)$ 를 보인다.

스위칭 함수 $H_p(\omega t)$ 를 복소수 푸리에 시리즈로 표현하면 식 (3)과 같다.




그림 2 싸이리스터 스위칭 함수 $H_p(\omega t)$ 의 파형
Fig. 2 The thyristor switching function, $H_p(\omega t)$

$$H_p(\omega t) = \sum_{k=-\infty}^{\infty} h_k \cdot e^{jk\omega t} \quad (3)$$

식 (3)에서 h_k 는 σ_1 , ψ_1 , σ_2 , 및 ψ_2 의 함수이며 식 (4) 및 식 (5)와 같다.

$$h_0 = \frac{1}{2\pi} (\sigma_1 + \sigma_2) \quad (4)$$

$$h_k = \frac{j}{2k\pi} [e^{-jk\phi_1} (e^{-jk\sigma_1} - 1) + e^{-jk\phi_2} (e^{-jk\sigma_2} - 1)] \quad (5)$$

식 (3)에서 k 의 크기는 무한대 값 대신에 수치해석적으로 계산 가능한 임의의 정수 n 으로 설정한다. 따라서, n 차의 고조파항까지 고려한 스위칭 함수 벡터 H_p 는 식 (6)과 같다.

$$H_p^T = [h_{-n}, \dots, h_{-1}, h_0, h_1, \dots, h_n] \quad (6)$$

여기서 첨자 T는 Transpose를 의미한다.

병렬보상기의 전압 $V_p(\omega t)$ 을 푸리에 시리즈로 표현하면, 식 (7)과 같다.

$$V_p(\omega t) = \sum_{n=-\infty}^{\infty} V_{pn} \cdot e^{jn\omega t} \quad (7)$$

따라서 n 차의 고조파항까지 고려한 병렬보상기 전압벡터 V_p 는 식 (8)과 같다.

$$V_p^T = [V_{-pn}, \dots, V_{-p1}, V_{p0}, V_{p1}, \dots, V_{pn}] \quad (8)$$

그리고, n 차의 고조파항까지 고려한 커패시터 어드미턴스 행렬 Y_{cp} 는 식 (9)와 같으며, 리액터 어드미턴스 행렬 Y_{lp} 및 송전선 임피던스 행렬 Z_1 과 Z_2 는 유사한 형태를 취한다.

$$Y_{cp} = \begin{bmatrix} -jnwC_p & \cdots & 0 & 0 & 0 & \cdots & 0 \\ \vdots & \cdots & \ddots & \ddots & \ddots & \cdots & \ddots \\ \vdots & \cdots & \ddots & \ddots & \ddots & \cdots & \ddots \\ 0 & \cdots & -jwC_p & 0 & 0 & \cdots & 0 \\ 0 & \cdots & 0 & 0 & 0 & \cdots & 0 \\ 0 & \cdots & 0 & 0 & jwC_p & \cdots & 0 \\ \vdots & \cdots & \ddots & \ddots & \ddots & \cdots & \ddots \\ 0 & \cdots & 0 & 0 & 0 & \cdots & jnwC_p \end{bmatrix} \quad (9)$$

병렬보상기의 리액터 어드미턴스 행렬 Y_{lp} , 커패시터 어드미턴스 행렬 Y_{cp} 를 이용하여, 보상전류벡터 I_p 를 구하면, 식 (10)과 같다.

$$I_p = (Y_{lp} \cdot H_p + Y_{cp}) \cdot V_p \quad (10)$$

병렬보상기의 리액터 전류벡터 I_{lp} 는 식(11)과 같다.

$$I_{lp} = \frac{Y_{lp} \cdot H_p}{Y_{lp} \cdot H_p + Y_{cp}} \cdot I_p \quad (11)$$

그림 1의 시스템 등가전압원 벡터 E_1 으로부터 흐르는 송전선 전류벡터 I_1 은 식 (12)와 같다.

$$I_1 = Z_1^{-1} \cdot (E_1 - V_p) \quad (12)$$

여기서, 전압벡터 E_1 과 전류벡터 I_1 은 식 (8)과 유사한 형태를 취하며, 부록에 정리되어 있다. 그림 1에서 시스템 등가전압원 벡터 E_2 로 흐르는 전류벡터 I_2 는 식 (13)과 같다.

$$I_2 = Z_2^{-1} \cdot (V_p - E_2) \quad (13)$$

따라서, 병렬보상기의 설치점에서 보상전류벡터 I_p 는 식 (14)와 같다.

$$I_p = I_1 - I_2 \quad (14)$$

그림 1에서 전압벡터 E_1 으로부터 공급되는 유효전력 P_1 과 무효전력 Q_1 은 식 (15)와 같으며, 고조파성분을 포함한다.

$$P_1 + jQ_1 = 3 \cdot E_1^T \cdot I_1 \quad (15)$$

여기서 P_1 과 식 (16)과 같으며, Q_1 은 유사한 형태를 취한다.

$$P_1 = Re \sum_{k=-n}^n E_{1k} \cdot I_{1k} \quad (16)$$

싸이리스터제어 병렬보상기를 유효전력 P_1 의 제어기로 사용할 때, 식 (10) – (16)로부터 인덕터 전류 I_{lp} 를 구할 수 있다. 싸이리스터는 Turn-Off 순간에 흐르는 전류가 0의 값을 가지므로, 병렬보상기의 인덕터 전류 I_{lp} 는 식 (17)을 만족해야 한다.

$$I_{lp}(t_{off}) = 0 \quad (17)$$

그림 2에서 싸이리스터 Off 순간인 t_{off} 는 식 (18)과 같다.

$$\omega \cdot t_{off} = \phi + \frac{\sigma}{2} \quad (18)$$

따라서, 등가전압원 E_1 으로부터 공급되는 유효전력 $P_1 = P_{REF}$ 로 주어졌을 때, 도통각 σ_1 , σ_2 , ψ_1 , ψ_2 는 비선형 연립 방정식이며, Bisection Method를 사용하여 수치해석적으로 구할 수 있다. 정상상태에서는 $\sigma_1 = \sigma_2$ 의 가정을 사용한다.

계산 결과는 그림 1 전력송전 시스템내의 전압, 전류 및 전력조류의 푸리에 표현식으로서, 고조파 특성을 해석할 수 있으며, 식 (19)로 표현되는 싸이리스터 점호각 α_1 과 α_2 를 알려준다.

표 2 정상상태의 병렬보상기 운전점과 고조파특성
Table 2 Operating points and harmonic characteristics

C_p	운전조건	P_1	Q_1	점호각 α	도통각 σ	THD of V_p
0.0125	Blocked 모드	2.543	4.621	-	-	-
	100% 증가	0.917	0.125	25.9°	121.6°	8.15%
	P_1 50% 증가	0.686	0.442	17.4°	130.4°	7.45%
	보상기 없음	0.455	0.891	-	-	-
	보상기 투입	0.455	0.891	2.41	149.8°	4.82%
	P_1 0% 증가	0.406	1.031	-3.5°	158.6°	3.44%
	P_1 10% 감소	0.361	1.179	-11.1°	170.6°	1.51%
	Bypass모드	0.340	1.261	-	-	-
0.025	보상기 투입	0.455	2.9	13.4°	84.4°	0.83%
0.00625	보상기 투입	0.455	0.894	24.6°	105°	16.2%
P_1 0% 증가						

$$\alpha = \psi - \frac{\sigma}{2} \quad (19)$$

표 2는 그림 1 시스템의 여러 동작점에서의 전력조류 P_1 , Q_1 의 P.U. 값, 전압 E_1 의 위상을 기준으로한 점호각 α , 도통각 σ 의 크기 및 출력전압 V_p 의 21차 고조파항까지 고려한 THD를 보인다. 캐패시턴스 C_p 는 병렬보상기에 투입된 캐패시터 수량에 의해서 조절된다. 표 1의 시스템 데이터를 이용하여 싸이리스터제어 병렬보상기가 없는 경우에 전압 E_1 이 공급하는 피상전력 564.85[VA]를 기준용량으로 정하였다. 0% 보상은 Vernier 모드의 싸이리스터 제어 병렬보상기가 투입된 후의 유효전력 P_1 이, 병렬보상기가 없는 경우의 유효전력 P_1 과 같은 경우이다. Vernier 모드의 싸이리스터제어 병렬보상기를 투입하여 유효전력 P_1 을 제어하면, 계통 내에 고조파의 유입을 발생시키고, 출력전압 V_p 의 고조파 크기는 싸이리스터의 도통각 σ 의 크기에 영향을 받는다. 도통각이 작아지면 출력전압 V_p 의 고조파는 증가함을 보인다. 보상비율 변화에 의한 무효전력 Q_1 의 변화량은 유효전력 P_1 의 변화량보다 크다. 이것은 병렬보상기가 무효전력을 더욱 효과적으로 조절할 수 있음을 의미한다.

4. 안정도 해석

싸이리스터제어 병렬보상기의 싸이리스터가 On 상태에 있을 때, 그림 1의 전력송전 시스템의 상태 방정식은 식 (20)과 같다.

$$\frac{dX(t)}{dt} = A \cdot X(t) + B \cdot U(t) \quad (20)$$

식 (20)의 시스템 상태 벡터 $X(t)$ 는 식 (21)과 같다.

$$X(t) = [I_{lp}(t), I_1(t), I_2(t), V_p(t)^T]^T \quad (21)$$

여기서 I_{lp} 은 싸이리스터제어 리액터 전류이고, I_1 과 I_2 는 송전선 전류, 그리고 V_p 는 캐패시터 전압이다. 식 (20)의 시스템 입력 $U(t)$ 는 그림 1 전력송전 시스템의 무한대 모션 또는 발전기를 등가처리한 전압원 E_1 또는 E_2 이다.

싸이리스터의 Off 구간에서 싸이리스터제어 병렬보상 전력 송전 시스템의 상태 방정식은 식 (22)와 같다.

$$\frac{dX(t)}{dt} = P \cdot A \cdot X(t) + P \cdot B \cdot U(t) \quad (22)$$

여기서 P 는 projection 행렬이며, 시스템 행렬 A , 제어행렬 B 와 함께 부록에 정리되어있다.

싸이리스터제어 병렬보상 전력송전 시스템의 동특성은 식 (20), (22)에 의해서 표현되는 비선형 이산 주기 시스템으로서 Poincare Mapping 이론을 적용하여 안정도 해석을 수행 할 수 있다.^[9] 정상상태에서는 도통각 $\sigma_1 = \sigma_2$ 라고 가정할 수 있으므로, 싸이리스터제어 병렬보상 전력송전 시스템의 안정도는 식 (23)의 자코비안 행렬 D_f 의 모든 고유치의 크기가 1 보다 작을 때이다.^[7~8]

$$D_f(X_0, \phi_0, \psi_1) = (e^{P_A(\frac{T}{2}-\sigma)} \cdot P \cdot e^{P_A\sigma})^2 \quad (23)$$

식 (23)에서 X_0 는 시스템의 초기치이다. 시스템의 안정도는 초기치에 영향을 받지 않으며, 오직 도통각 σ 의 크기에 의해서 결정됨을 알 수 있다.

표 3은, 표 2의 시스템 데이터와 식 (23)의 자코비안 행렬 D_f 를 이용하여, 여러 운전점에서 계산한 고유치를 보인다. 또한 싸이리스터의 스위칭 동작이 필요없는 Blocked 모드에서의 고유치는 -65.61 , $-39.37 \pm j341.05$, Bypass 모드에서의 고유치는 -39.348 , -76.407 , $-14.32 \pm j566.95$ 이므로 시스템은 전 운전영역에서 안정함을 알 수 있다.

5. EMTP 시뮬레이션

표 2와 표 3에 주어진 운전점에서 싸이리스터제어 병렬보상기의 푸리에 공간에서의 특성해석 및 안정도 해석의 겹증과 시평면상에서의 과도특성 해석을 위해서 EMTP 시뮬레이션을 수행하였다. EMTP 시뮬레이션 모델은 그림 1과 같이 발전기를 모의한 등가전압원, 발전기 내부 임피던스와 송전

표 3 Vernier 모드의 여러 운전점에서의 고유치
Table 3 Eigenvalues of the Jacobian Matrix D_i

C_p 크기	운전조건	고유치	고유치 최대값
0.0125	P_1 100% 증가	0.292, 0.0376, 0.353, 0	0.353
	P_1 50% 증가	0.18, 0.036, 0.355, 0	0.355
	P_1 0% 보상	-0.028±j0.0037, 0.357, 0	0.357
	P_1 10% 감소	-0.09±j0.047, 0.355, 0	0.355
	P_1 20% 감소	-0.16±j0.145, 0.355, 0	0.355
0.0250	P_1 0% 보상	-0.009±j0.191, 0.339, 0	0.339
0.00625	P_1 0% 보상	0.588, 0.314, 4.6×10^{-6} , 0	0.588




그림 3 Blocked 모드 투입후의 유효전력 P_1 파형
Fig. 3 The real power flow flowing into from the system voltage E_1 after the Blocked mode insertion

선을 모의한 등가 임피던스, 그리고 병렬보상기로 구성되어 진다. 병렬보상기는 2개의 싸이리스터, 스너버회로, 저항, 인덕터, 캐패시터, 각종 신호처리 및 싸이리스터 게이트 신호 발생을 위한 제어기로 구성된다.

전력송전 시스템은 초기에는 병렬보상기없이 전압 E_1 으로부터 0.455 [P.U.] 크기의 유효전력 P_1 을 공급하며, 8.3[msec]에서 병렬보상기가 투입된다. 시뮬레이션은 표 2의 점호각 α 값을 이용하며, 파형의 단위는 P.U.이다.

그림 3은 초기 정상상태의 전력송전 시스템에 Blocked 모드의 병렬보상기를 8.3[msec]에 투입시킨 후의 전력파형을 보인다. 전력송전 시스템은 100[msec]정도의 시간이 지난 후에 새로운 동작점($P_1 = 2.543$)으로 이동한다. 이 동작점은 전력송전 시스템의 구성요소들의 상수와 병렬보상기의 캐패시터의 크기에 의해 결정된다. 과도상태에서 전력 파형은 고유치 해석 결과인 341.05 [rad/sec]의 진동주파수를 보인다.

그림 4는 표 2의 0% 보상의 경우로서 Vernier 모드의 병




그림 4 0% 보상 Vernier 모드 투입후의 유효전력 P_1 파형
Fig. 4 The real power flow flowing into from the system voltage E_1 after the 0% Vernier mode insertion




그림 5 병렬보상기 캐패시터 전압 V_p 와 인덕터 전류 I_p
Fig. 5 Capacitor voltage V_p and inductor current I_p

렬보상기를 투입시킨 후의 전력파형을 보인다. 50[ms] 정도의 시간이 지난 후, 시스템 전압 E_1 의 공급전력($P_1 = 0.455$)은 병렬보상기 투입전과 같다. 이것은 싸이리스터제어 병렬보상기의 스위칭 동작에 의한 것이다. 싸이리스터의 스위칭 동작은 고조파 전압·전류를 발생시키며, 그림 5는 캐패시터 전압과 인덕터 전류의 P.U. 단위로 표현된 파형을 보인다. 캐패시터 전압 V_p 의 THD는 4.82%이며, 인덕터 전류 I_p 의 파형은 싸이리스터의 도통각 α 의 크기가 149.8°임을 보인다. 또한 캐패시터 전압의 크기가 기준전압과 비슷하고, 인덕터 전류는 기준치의 3배정도의 크기를 갖는다.

병렬보상기의 캐패시터는 병렬로 전력 송전선에 연결되어 있으므로, 기계적 스위치에 의해 투입되는 캐패시터 갯수를 변화시켜 병렬보상기의 캐패시턴스의 크기를 조절할 수 있다. 그림 6은 병렬보상기의 캐패시턴스 값을 6.25×10^3 으로 줄이고, 0% 보상의 Vernier 모드를 투입시킨 후, 전력 P_1 의 파형




그림 6 $C_p=0.00625$ P.U. 및 0% 보상 Vernier 모드 투입후의 유효전력 P_1 파형

Fig. 6 The real power flow flowing into from the system voltage E_1 , after the 0% Vernier mode insertion ($C_p=0.00625$ P.U.)




그림 8 $C_p=0.025$ P.U. 및 0% 보상 Vernier 모드 투입후의 유효전력 P_1 파형

Fig. 8 The real power flow flowing into from the system voltage E_1 , after the 0% Vernier mode insertion ($C_p=0.025$ P.U.)




그림 7 병렬보상기 캐패시터 전압 V_p 와 인덕터 전류 I_p

Fig. 7 Capacitor voltage V_p and inductor current I_p




그림 9 병렬보상기 캐패시터 전압 V_p 와 인덕터 전류 I_p

을 보인다. 병렬보상기를 투입하면, 전력송전 시스템은 140(ms)정도의 시간이 지난 후에 정상상태에 도달하며, 전력동요 진폭은 그림 4와 비교하여 2배 정도 증가한다. 그림 7은 THD가 16.2%인 캐패시터 전압 V_p 와 도통각 $\sigma=105^\circ$ 이고, 크기는 기준치의 2배정도인 인덕터 전류 I_p 의 파형을 보인다.

그림 8은 투입된 캐패시터 갯수를 증가시켜 병렬보상기의 캐패시턴스 값을 25.0×10^3 으로 크게 하고, 0% 보상의 Vernier 모드를 투입시킨 후의 전력파형을 보인다. 병렬보상기의 투입후, 시스템 전압 E_1 으로부터 공급되는 유효전력은 투입전과 같으나, 병렬보상기 투입시의 전력동요 진폭은 그림 4의 경우와 비교할 때 약 2배 크고 전력송전 시스템은 60(ms)정도의 시간이 지난 후에 정상상태에 도달한다. 그림 9는 THD는 0.83%인 캐패시터 전압 V_p 와 도통각 $\sigma=84.4^\circ$

임을 보이는 인덕터 전류 I_p 의 파형을 보인다.

그림 10은 Vernier 모드의 싸이리스터제어 병렬보상기를 투입하여 전압 E_1 이 공급하는 유효전력이 100% 증가된 경우의 전력파형을 보인다. 병렬보상기 투입 후의 초기 과도현상은 그림 4의 경우와 비슷하나, 전력송전 시스템은 60(ms)정도의 시간이 경과한 후에 싸이리스터의 스위칭동작에 의해 초기 동작점이 아닌 새로운 동작점 [$P_1=0.917$]으로 이동한다.

그림 11과 그림 12는 E_1 으로부터 공급되는 유효전력을 50% 증가시키기 위해 싸이리스터제어 병렬보상기를 투입시킨 경우의 병렬보상기의 캐패시터 전압, 인덕터 전류 및 시스템 전압 E_1 으로부터 흘러들어오는 유효전력 P_1 의 파형을 보인다. 싸이리스터 점호각 α 는 푸리에 공간에서의 계산 결과인 17.4° 로 주었으며, 전력파형은 60(ms) 경과후에 새로운 동




그림 10 100% 보상 Vernier 모드 투입후 유효전력 P_1 파형
Fig. 10 The real power flow flowing into from the system voltage E_1 after the 100% Vernier mode insertion




그림 13 -10% 보상 Vernier 모드 투입후 유효전력 P_1 파형
Fig. 13 The real power flow flowing into from the system voltage E_1 after the -10% Vernier mode insertion




그림 11 병렬보상기 캐패시터 전압 V_p 와 인더터 전류 I_p
Fig. 11 Capacitor voltage V_p and inductor current I_p




그림 14 병렬보상기 캐패시터 전압 V_p 와 인더터 전류 I_p
Fig. 14 Capacitor voltage V_p and inductor current I_p




그림 12 50%보상 Vernier 모드 투입후의 유효전력 P_1 파형
Fig. 12 The real power flow flowing into from the system voltage E_1 after the 50% Vernier mode insertion




그림 15 -20% 보상 Vernier 모드 투입후 유효전력 P_1 파형
Fig. 15 The real power flow flowing into from the system voltage E_1 after the -20% Vernier mode insertion


그림 16 Bypass 모드 투입후의 유효전력 P_1 파형

Fig. 16 The real power flow flowing into from the system voltage E_1 after the Bypass mode insertion

작점($P_1 = 0.686$)으로 이동하며, 리액터전류는 기준치의 3.5 배정도 증가한다.

그림 13은 E_1 으로부터 공급되는 유효전력을 10% 감소시키기 위해 싸이리스터제어 병렬보상기를 투입시킨 경우의 전력파형을 보이며, 60(ms)정도의 시간이 경과한 후에 새로운 동작점($P_1 = 0.406$)으로 이동한다.

그림 14와 그림 15는 E_1 으로부터 공급되는 유효전력을 20% 감소시키기 위해 싸이리스터제어 병렬보상기를 투입시킨 경우의 병렬보상기의 전압과 인덕터 전류 및 시스템 전압 E_1 으로부터 공급되는 유효전력 P_1 의 파형을 전력파형을 보인다.

그림 16은 Bypass 모드의 싸이리스터제어 병렬보상기를 투입시킨 후, 시스템 전압 E_1 이 공급하는 유효전력 P_1 이 새로운 동작점($P_1 = 0.340$)으로 이동하는 과도응답특성을 보인다. 230(ms) 정도의 비교적 긴 시간동안 전력의 동요가 진행됨을 볼 수 있으며, 이것은 그림 3의 Blocked 모드의 경우와 마찬가지로 전력송전 시스템의 구성요소들의 상수와 병렬보상기의 캐페시터의 크기에 의해 결정된다. 과도상태에서 전력파형은 고유치 해석 결과인 566.95 [rad/sec]의 진동주파수를 보인다.

푸리에 공간에서 계산된 싸이리스터의 점호각을 사용한 EMTP 시뮬레이션 결과는 표 2의 정상상태 전력값 P_1 과 일치한다. 그림 3에서 그림 16까지의 유효전력 P_1 의 파형을 비교하여 보면, 병렬보상기 투입에 의한 과도현상인 전력동요의 크기는 캐페시터 크기에 의해 결정되며, 전력동요 지속시간은 운전모드에 의해서 결정됨을 알 수 있다. 그리고, 표 3에서 Vernier 모드 고유치의 최대값은 $C_p = 0.00625$ 인 경우에 0.558이고, 나머지 운전조건에서는 0.339~0.357이다. 이것은 Vernier 모드에서는 보상비율에 관계없이 전력동요 지속시간이, 그림 6($C_p = 0.00625$)의 140(ms)경우를 제외하고, 50~60(ms) 정도로 거의 비슷함과 일치한다.

6. 결 론

본 연구는, 전력송전시스템에 설치되는 대표적인 FACTS 기기중의 하나인 싸이리스터제어 병렬보상기의 특성 해석을 위하여 푸리에 공간에서의 정상상태 해석, Poincare Mapping 이론에 의한 안정도 해석, EMTP 시뮬레이션을 이용한 해석결과의 검증 및 여러 운전점에서의 과도응답특성의 비교연구를 수행하였다.

푸리에 공간에서의 정상상태 해석을 위하여 싸이리스터의 On, Off 동작을 스위칭함수를 이용하여 표현하고, 유효전력 조건을 만족하는 싸이리스터 전류방정식의 해를 Bisection 수치해석 방법을 이용하여 구하였다. 그 결과는 전력송전 시스템의 전력조류 및 전압·전류의 고조파 특성해석에 이용되며, 싸이리스터 점호각 α 와 도통각 σ 에 대한 정보를 준다.

싸이리스터제어 병렬보상 시스템의 EMTP 시뮬레이션을 수행하여 얻은 전력, 전압 및 전류 파형은 푸리에 공간에서의 정상상태 해석 결과와 일치한다. 또한, 싸이리스터제어 병렬보상기를 투입할 때의 과도현상의 크기 및 지속시간은 캐페시터의 크기와 제어모드에 영향을 받으며, Vernier 모드 보상비율의 변화는 과도현상의 지속시간과 무관함을 보이며, 이는 고유치 해석결과와 일치한다. 그리고, 싸이리스터제어 병렬보상기는 싸이리스터 스위칭 작용에 의하여 전력송전시스템의 여러 운전점에서 전력을 유연하게 제어할 수 있음을 보인다.

본 연구를 실계통에 적용하기 위하여서는 실험을 통한 검증이 필요하며, 전력계통의 동특성을 포함한 Simulator의 개발 연구가 계속되어야 한다.

참 고 문 헌

- [1] N. G. Hingorani, "Power Electronics in Electric Utilities: Role of Power Electronics in Future Power System", Proceedings of the IEEE, Vol. 76, No. 4, April, 1988, pp.481~482.
- [2] E.V. Larsen, et. al., "Characteristics and Rating Considerations of Thyristor Controlled Series Compensation", IEEE PES Paper 93-SM-433-3-PWRD, Vancouver, British Columbia, July 1993.
- [3] J. Urbanek, R.J. Piowko, E.V. Larsen, et al, "Thyristor Controlled Series Compensation Prototype Installation at the Slatt 500kV Substation", IEEE PES paper 92-SM-467-1 PWRD, Seattle, July 1992.
- [4] L. Gyugyi, "Solid-State Control of AC Power Transmission", EPRI workshop on the Future in

- High Voltage Transmission, Cincinnati, Ohio, November 1990.
- (5) T.J.E. Miller, "Reactive Power Control in Electric Systems", John Wiley & Sons, 1982.
 - (6) IEEE Special Stability Working Group, "Static Var Compensator Models for Power Flow and Dynamic Performance Simulation", IEEE Trans. on Power Systems, Vol. 9, Feb. 1994, pp.229~240.
 - (7) S.G. Jalali and R.H. Lasseter, "Harmonic Instabilities in Advanced Series Compensators", EPRI FACTS Conference, Boston, December, 1992, pp.1.4.3~1.4.28.
 - (8) G.B. Chung et. al., "Analysis of the Operation of Thyristor Controlled Series Compensator interacting with Power System Components", in Proceeding of ITC_CSCC, pp.741~744, Seoul, July 1996.
 - (9) F. Verhulst, "Nonlinear Differential Equations and Dynamical Systems", Springer-Verlag, Berlin, 1990.

부록 1

n 차 고조파 항까지 고려한 복소수 푸리에 평면에서 송전선의 저항 R_1 및 인덕턴스 L_1 에 의한 임피던스 행렬 Z_1 은 다음과 같다.

$$Z_1 = \begin{bmatrix} R_1 - jnwL_1 & 0 & 0 & 0 & \cdots & 0 \\ 0 & \cdots & \cdot & \cdot & \cdots & \cdot \\ \cdot & \cdots & \cdot & \cdot & \cdots & \cdot \\ 0 & \cdots & R_1 - jnwL_1 & 0 & 0 & \cdots & 0 \\ 0 & \cdots & 0 & R_1 & 0 & \cdots & 0 \\ 0 & \cdots & 0 & 0 & R_1 + jnwL_1 & \cdots & 0 \\ \cdot & \cdots & \cdot & \cdot & \cdot & \cdots & \cdot \\ \cdot & \cdots & \cdot & \cdot & \cdot & \cdots & \cdot \\ 0 & \cdots & 0 & 0 & 0 & \cdots & R_1 + jnwL_1 \end{bmatrix}$$

부록 2

전압벡터 E_1 , 전류벡터 I_1 및 무효전력 Q_1 은 다음과 같다.

$$E_1^T = [E_{-1n}, \dots, E_{-11}, E_{10}, E_{11}, \dots, E_{1n}] \quad (A1)$$

$$I_1^T = [I_{-1n}, \dots, I_{-11}, I_{10}, I_{11}, \dots, I_{1n}] \quad (A2)$$

$$Q_1 = Im \sum_{k=-n}^n E_{1k} \cdot I_{1k} \quad (A3)$$

부록 3

시스템행렬 A, 제어행렬 B 및 Projection 행렬 P는 다음과 같다.

$$A = \begin{bmatrix} -\frac{R_p}{L_p} & 0 & 0 & \frac{1}{L_p} \\ 0 & -\frac{R_1}{L_1} & 0 & -\frac{1}{L_1} \\ 0 & 0 & -\frac{R_2}{L_2} & \frac{1}{L_2} \\ -\frac{1}{C_p} & \frac{1}{C_p} & -\frac{1}{C_p} & 0 \end{bmatrix} \quad (A4)$$

$$B = \begin{bmatrix} 0, & -\frac{1}{L_1}, & 0, & 0 \\ 0, & 0, & \frac{1}{L_2}, & 0 \end{bmatrix}^T \quad (A5)$$

$$P = \begin{bmatrix} 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{bmatrix} \quad (A6)$$

〈 저 자 소 개 〉



정교법(鄭教範)

1959년 12월 20일생. 1983년 서울대 공대 전기 공학과(학사), 1985년 동 대학원 전기공학과(석사), 1992년 Univ. of Florida(박사). 1992년 ~1993년 Virginia Tech(Post Doc.). 1993년 ~1995년 한국전기연구소 선임연구원. 1995년 ~현재 홍익대학교 전자·전기·컴퓨터공학부 조교수.