

Practical Series-Parallel Compensated Uninterruptible Power Supply

田成緝* · 曹圭亨**
(Seong-Jeub Jeon* · Gyu-Hyeong Cho**)

Abstract – In this paper a practical series-parallel compensated UPS is suggested, which has high input power factor and sinusoidal output voltage regulation capability. Compared to conventional cascaded UPS, the size can be reduced significantly with high quality input and output waveforms. The front converter and the main inverter can be considered decoupled, hence the front converter and the main inverter can be designed independent of each other. In this paper, analysis and experimental results for an 1 KVA prototype are presented.

Key Words : UPS, Series-parallel compensation

1. 서 론

UPS(Uninterruptible Power Supply)는 은행의 on-line 시스템, 병원의 생명유지시스템 등에 필수적이다. 최근에 연구되는 그림1-(a)와 같은 직병렬 구조의 UPS는 뛰어난 입출력 특성을 가지고 있으며 용량대비 무게면에서 우수하다 [1,2]. 직병렬 구조는 다른 응용분야에서 제안된 바 있으며 [3-6], 그중 UPFC(Unified power flow controller)와 UPQC(Unified power quality conditioner)는 저자에 의해 제안된 바 있는 시스템과 유사한 구조를 갖고 있다[3,4]. 저자에 의해 제안된 시스템은 이들 시스템과 제어원리가 다르다. 이들 시스템에서 병렬 요소는 전류를 제어하고 직렬요소는 전압을 제어한다, 다시 말하면 병렬요소는 전원의 전류를 정현파로 만들기 위하여 전류를 주입하고 직렬요소는 부하전압을 유지하기 위하여 전압을 보상한다. 그와는 달리 제안된 시스템의 병렬요소는 출력전압을 일정한 크기의 정현파로 제어하고, 직렬요소는 전원전류를 전원전압과 동상인 정현파가 되도록 제어한다. UPS에서는 정전에 관계없이 출력전압이 항상 일정한 크기의 정현파가 되어야 하므로 전압제어형의 병렬요소가 전류제어형의 병렬요소보다 유리하다. 전류제어형제어기는 정전시 전압제어형 제어기로 바뀌어야 하므로 불리하다.

그림 1-(b)와 같이 컨버터와 인버터가 종속접속된 기존의 UPS와 비교하면 전단 컨버터의 크기가 작으며 정상동작시에 주인버터가 취급하는 전력이 작다. 그림 1-(c)와 같은 병렬동작 UPS(parallel processing UPS)도 크기가 작다. 그러

나 병렬동작 UPS에서는 전원측을 제어하여 고역률을 얻거나 고조파를 제거하면 출력전압을 제어하는 능력이 없어지고, 출력전압을 제어하면 고역률을 유지할 수 없고 고조파 제어도 어렵다[6-9].

본 논문에서 제안하는 것이 이전에 제안한 회로[1]와 다른점은 첫째 스위칭잡음을 제거하는 여파기를 전단컨버터의 제어루프내에 두지 않았다. 스위칭잡음이 전원에 주입되면 성능은 다소 떨어지나 전류리플을 실용적으로 무시할 정도로 충분히 작게하면 오히려 단순해져서 유리할 수 있다. 그리고 전류리플은 회로에 영향을 미치지 않을 정도의 캐패시터를 전원에 병렬로 연결하여 감소시킬수 있다. 둘째 전단 컨버터에 반브릿지를 사용하여 스위칭소자의 수를 줄였다. 반브릿지는 전브릿지에 비해 큰 전류를 흘리게 되며 고조파 특성이 나쁜 단점이 있다. 그러나 직병렬구조의 UPS에서는 허용입력전압변동이 $\pm 20\%$ 일 때 전단컨버터가 취급하는 전력이 주인버터에서 취급하는 전력의 25[%] 정도이므로 전류의 용량을 늘리고 소자의 수를 줄이는 것은 제작에 도움이 된다. 셋째 이전의 제안에서는 ZVS(Zero Voltage Switching) 방식을 사용하였는데 본 제안에서는 하드스위칭을 사용하였다. ZVS 방식은 스위칭 잡음과 스위칭 손실이 작은 잊점이 있으나 대형화하는 데에는 불리한 점이 있다.

[2]와 비교하면 본 논문에서는 전단컨버터에 응답특성이 우수한 히스테리시스 전류제어 방식을 사용하였고, 주인버터에는 히스테리시스 전류제어기를 내부 루프로 두는 2중 루프의 제어기로 출력전압을 제어토록 하면서 전단컨버터와 주인버터는 비교적 독립적으로 운전을 하여 아주 우수한 특성을 지닌 UPS를 구현하였다.

2. 시스템의 동작

본 논문에 제안한 직병렬 UPS는 그림 2와 같이 전단컨버터는 반브릿지로 구성되어 있고 주인버터는 전브릿지로 구

* 正會員 : 釜慶大學校 電子工學科 副教授

** 正會員 : 韓國科學技術院 電氣 및 電子工學科 教授 · 工博

接受日字 : 1999年10月 30日

最終完了 : 1999年 4月 26日

성되어 있다. 동작은 크게 바이패스 모드와 백업 모드로 나누어 설명할 수 있다. 바이패스 모드에서 전단컨버터는 고역률을 위해 전원전류가 전원전압과 동상이 되도록 제어되고 그 크기로 DC 링크전압을 제어한다. 주인버터는 출력전압을 일정한 크기를 갖고 입력전압과 동상의 정현파가 되도록 제어된다. 부하에 필요한 대부분의 전력은 전원에서 부하로 공급되고 일부가 입출력전압의 차에 따라 전단컨버터와 주인버터를 통하여 흐른다. 백업 모드에서 전단컨버터는 차단되고 주인버터는 바이패스 때와 동일하게 출력전압이 일정한 크기를 갖도록 제어한다. 이 때 전력은 백업 배터리로부터 공급을 받는다. 동작모드의 전환은 단지 전단 컨버터의 온-오프만으로 이루어지고 주인버터는 동작모드와는 관계없이 항상 동일하게 동작한다. 배터리 충전은 별도의 충전장치 없이 바이패스 모드에서 전원전류를 제어하여 이루어진다. 전단컨버터에 의해 전원에 주입되는 고조파 전류는 점선으로 표시한 바와 같이 C_L 를 전원측에 병렬접속하여 경감시킬 수 있다.




그림 1 UPS의 구조: (a) 제안된 UPS, (b) 종속접속 UPS, (c) 병렬처리 UPS

Fig. 1 Structures of UPS's: (a) The proposed UPS, (b) Conventional cascaded UPS, (c) Parallel processing UPS




그림 2 제안된 UPS 회로도

Fig. 2 Detailed circuit diagram of the proposed UPS

2.1 전력의 흐름

이 시스템이 바이패스 모드로 동작할 때의 전압·전류들은 그림 3에서와 같은 관계를 갖는다. 바이패스 모드에서의 전력의 흐름을 살펴보기 위해 부하전력을 식 (1)과 같이 두자.

$$S_L = P_L + jQ_L \quad (1)$$

출력전력과 입력전력이 같아지는 정상상태에서 손실을 무

시하면 입력전류는 다음과 같이 주어진다.

$$I_1 = \frac{V_2 I_2 \cos \phi}{V_1} \quad (2)$$

전원에서 전단컨버터로 유입되는 전력은 다음과 같다.

$$S_a = (V_1 - V_2) I_1^* = P_L \left(1 - \frac{V_2}{V_1}\right) \quad (3)$$

만일 V_1 과 V_2 가 동상이 아니면 무효전력이 추가되어 전단컨버터가 처리하는 전력 $|S_a|$ 이 증가하게 된다.

주인버터에서 부하에 전달되는 전력은 다음과 같이 주어진다. 주인버터에서는 전단컨버터로 흘러 들어온 전력과 부하의 무효분이 처리된다.

$$S_b = S_L - V_2 I_1^* = P_L \left(1 - \frac{V_2}{V_1}\right) + jQ_L \quad (4)$$

식 (3)에 따라 전단컨버터에서 처리하는 전력을 그려보면 그림 4-(a)와 같다. 전원전압의 변동을 $\pm 20\%[V]$ 까지 허용하더라도 부하의 25% 정도의 전력만을 처리하게 된다. 처리하는 전력이 작으면 컨버터의 크기가 줄게되고 효율을 높일 수 있다. 식 (4)에 따라 주인버터에서 처리하는 전력을 그려보면 그림 4-(b)와 같다. 부하역률이 좋을 때는 극히 일부의 전력만 처리하여 운전효율을 높일 수 있다.





그림 3 페이저도

Fig. 3 Phasor diagram






그림 4 각 전력변환장치에서 처리되는 전력: (a) 전단컨버터에서 처리되는 전력, (b) 주인버터에서 처리되는 전력

Fig. 4 Power handled by the system: (a) Power handled by the front converter, (b) Power handled by the main inverter

2.2 배터리충전

직별령구조의 UPS에서는 바이패스 모드로 동작할 때에는 전단컨버터와 주인버터의 협조 동작으로 배터리충전이 가능하므로 별도의 충전장치가 필요없다. 배터리충전은 식 (2)에 주어진 전류보다 큰 전류를 흘려줌으로서 이루어진다. 이 경우 식 (5)로 주어진 초과전력 P_{ex} 가 배터리로 흐르게 되고, 충전전류 I_{ch} 는 식 (6)으로 주어지고 필요한 값은 I_1 을 조정하여 얻을 수 있다.

$$P_{ex} = Re\{S_a\} - Re\{S_b\} = V_1 I_1 - P_L \quad (5)$$

$$I_{ch} = \frac{P_{ex}}{V_{DC}} = \frac{V_1 I_1 - P_L}{V_{DC}} \quad (6)$$

배터리가 완전방전되어 배터리전압이 전원전압피크치의 $\frac{2n}{2n+1}$ 배보다 작으면 바이패스 모드가 정상적으로 수행될 수 없다. 이때에는 전단컨버터와 주인버터를 모두 정지시키고 SW를 위상제어하여 배터리를 충전할 수 있다. 동작이 정지된 전단컨버터와 주인버터는 다이오드정류회로로 동작 한다. 이 때의 등가회로는 그림 5와 같다. $\frac{V_{DC}}{2n}$ 는 전단컨버터를 통해 나타나는 배터리전압이고 E는 주인버터를 통하여 나타나는 배터리전압이다. 배터리전압이 전원전압의 피크치의 $\frac{2n}{2n+1}$ 배보다 크면 전단컨버터의 정상동작이 가능하므로

SW는 계속 켜두고 전단컨버터를 동작시켜 배터리충전을 제어할 수 있다. 배터리전압이 전원 전압의 피크치에 이르면 주인버터도 정상동작이 가능하고 시스템은 정상적인 바이패스 모드로 들어갈 수 있다.




그림 5 SW로 충전제어 할 때의 등가회로
(전원전압이 +인 경우)

Fig. 5 Equivalent circuit when charging by SW

3. 시스템의 제어

시스템이 정상적으로 동작하면 전단컨버터는 전원과 부하 사이에 직렬접속된 정현파 전류원으로 볼 수 있으며 후단인버터는 정현파 전압원으로 볼 수 있어 그림 6-(a)와 같이 나타낼 수 있다. 주인버터내의 캐퍼시터 C_p 를 주인버터에서 떼어내어서 외부에 두어 생각하면 부하에 흐르는 고차 고조파전류는 캐퍼시터 C_p 로 흐르고 저차 고조파 전류는 전브릿지로 구성된 주인버터로 흐른다. 정현파 제어전류원 i_1 은 그림 6-(b)와 같이 고조파면에서 전원과 부하를 분리시킨다고 볼 수 있다[4]. 그림 6-(b)에서 v_{1h} 는 전원에 포함된 고조파성분을 나타내고 i_{2h} 는 부하전류에 포함된 고조파 성분이다.




그림 6 간략화된 등가회로: (a) 전주파수 등가회로,
(b) 고주파 등가회로

Fig. 6 Simplified Equivalent circuit diagram : (a) for all band, (b) for high frequency band

3.1 전원전류의 제어

주인버터는 정현파 전압원으로 볼 수 있으므로 전단컨버터를 위해 계통을 그림 7과 같이 단순화할 수 있다. 부하전류는 부하가 요구하는 대로 전압원인 주인버터에서 공급된다. 전원전류를 제어하는 제어루프는 그림 8과 같이 구성하였다. 우측은 회로에서 주어진 것이고 좌측은 설계한 제어기이다. 전류는 그림 9와 같이 동작하는 히스테리시스 제어기로 제어된다. 히스테리시스 전류제어기는 응답특성이 매우 빠르고 과전류 보호기능을 가지고 있다. 스위칭 주파수가 충분히 높을 때 리플분을 무시하면 전류는 지령을 충실히 추적해 가고 시간지연을 무시할 수 있으므로 식 (8)과 같이 전체를 이득이 1인 증폭기로 볼 수 있다. 그리고 변압기의 권수비가 1:n이므로 전원전류는 ni_a 이다.

$$\frac{I_a(s)}{I_{ar}(s)} = 1 \quad (8)$$

스위칭주파수는 히스테리시스폭($2\Delta I$)으로 조절이 된다. i_a 를 비교적 천천히 변하는 신호성분인 i_{ar} 와 급히 변하는 성분인 i'_a 로 나누어 생각하면 i'_a 은 히스테리시스 비교기에서 주어지는 전류리풀로 볼 수 있다. 식 (9)에 따라 히스테리시스를 변화시켜 일정한 스위칭 주파수를 얻을 수 있고 L_s 가 작을 경우에 i_{ar} 은 천천히 변하므로 v_{ax} 대신 v_a 를 사용하여도 비교적 일정한 스위칭주파수를 얻을 수 있다.

$$\Delta I = \frac{V_{DC}}{4f_{sw}L_s} \left(1 + \frac{v_{ax}}{V_{DC}/2} \right) \left(1 - \frac{v_{ax}}{V_{DC}/2} \right) \quad (9)$$

여기서,

$$v_{ax} = v_a + L_s \frac{di_{ar}}{dt} \quad (10)$$

$$i_a = i'_a + i_{ar} \quad (11)$$




그림 7 전단컨버터를 위한 등가회로

Fig. 7 Equivalent circuit for the front converter




그림 8 전단컨버터용 제어루프

Fig. 8 Control loop for the front converter




그림 9 주입전류 i_a 의 파형

Fig. 9 Waveform of the injection current

3.2 출력전압의 제어

전단컨버터는 정현파전류원으로 볼 수 있으므로 주인버터를 그림 10과 같이 표현할 수 있다. 캐퍼시터 C_p 에 유입 또는 유출되는 전원전류와 부하전류는 주인버터제어에서는 교란으로 취급한다. 이 주인버터를 제어하기 위한 제어루프를 그림 11과 같이 구성하였다.

캐퍼시터 C_p 의 주입전류 i_p 를 제어하기 위하여 전단컨버터와 같이 히스테리시스 전류제어를 하였다. 전류는 지령을 추적해가므로 히스테리시스 전류제어기의 이득은 1이 된다.

$$\frac{I_p(s)}{I_{pr}(s)} = 1 \quad (12)$$

주인버터는 전단컨버터와는 달리 전브릿지로 구성하였다. 전브릿지에서는 bipolar switching과 unipolar switching의 2 가지 방법의 PWM이 가능하다. unipolar PWM이 bipolar PWM보다 낮은 스위칭으로도 우수한 고조파특성을 얻을 수 있다고 알려져 있다[10]. 그러나 전류제어 PWM에서 unipolar switching 방식을 사용하면 영전압 근처에서 제어가 불량해지므로 그림 12와 같이 영전압 근처에서는 bipolar switching을 그 외에서는 unipolar switching을 사용하였다. 일정 스위칭주파수를 얻기 위한 히스테리시스폭은 bipolar switching을 사용할 경우에는 식 (13)으로 주어지고, unipolar switching 사용할 경우에는 식 (14)로 주어진다. 두 경우 모두 전류는 지령을 추적해가므로 히스테리시스 전류제어기의 이득은 1이 된다.

$$\Delta I = \frac{V_{DC}}{4f_{sw}L} \left(1 + \frac{v_{2x}}{V_{DC}} \right) \left(1 - \frac{v_{2x}}{V_{DC}} \right) \quad (13)$$

$$\Delta I = \frac{1}{2f_{sw}L} |v_{2x}| \left(1 - \left| \frac{v_{2x}}{V_{DC}} \right| \right) \quad (14)$$

여기서,

$$v_{2r} = v_2 + L_p \frac{di_{pr}}{dt} \quad (15)$$

$$i_p = i_{pr} + i_p^r \quad (16)$$

내부루프의 이득을 1로 두고 부하전압지령 v_{2r} 과 부하전압 v_2 간의 전달함수를 구하면 식(17)로 주어진다. 내부루프에 응답이 빠른 히스테리시스 전류제어기를 채용하여서 이득이 1인 증폭기로 볼 수 있고 이로 인해 외부루프를 구성할 때에는 전달함수를 식 (17)에서와 같이 볼 수 있어 원점에 있는 1개의 극점을 제거한 효과가 있다. 입력전류와 부하전류의 차전류는 캐패시터 C_p 로 유입되고 이 전류는 부하전압을 제어하는 루프에 교란으로 작용하는데 이 영향을 줄이기 위하여 전향보상하였다. 교란전류($i_2 - i_1$)의 부하전압에 대한 영향은 식 (18)로 표현된다. 영향은 전향보상이득 $H(s)$ 가 1 일 때 가장 작아지므로 전향보상이득이 1이 되도록 정확히 조절할 수록 좋다.

$$\frac{V_2(s)}{V_{2r}(s)} = \frac{G_{cl}(s)}{C_p s + G_{cl}(s)} \quad (17)$$

$$\frac{V_2(s)}{I_2(s) - I_1(s)} = \frac{1 - H(s)}{C_p s + G_{cl}(s)} \quad (18)$$

그림 13에 주파수응답을 보여준다. (a)는 v_2 와 v_{2r} 간의 전달함수이고, (b)는 $H(s)=0.5$ 와 $H(s)=0.9$ 인 경우의 v_2 와 $i_2 - i_1$ 간의 전달함수이다. (a)로부터 주파수폭이 대략 1.7kHz임을 알 수 있고 기준신호가 60Hz이므로 충분하다. 또 (b)부터 전향보상이득이 부적절하게 설정된 경우라도 임피던스가 0.4[Ω] 이하이고 쉽게 0.1[Ω] 이하로 만들 수 있으므로 부하의 고조파 전류를 충분히 흡수할 수 있다.




그림 10 주인버터를 위한 등가회로

Fig. 10 Equivalent Circuit for the main inverter




그림 11 주인버터용 제어루프

Fig. 11 Control loop for the main inverter






그림 12 스위칭모드의 선택

Fig. 12 Selection of switching modes



(a)



(b)

그림 13 주인버터의 주파수 응답

$$(a) \frac{V_2(s)}{V_{2r}(s)}, (b) \frac{V_2(s)}{I_2(s) - I_1(s)}$$

Fig. 13 Frequency response of the main inverter

$$(a) \frac{V_2(s)}{V_{2r}(s)}, (b) \frac{V_2(s)}{I_2(s) - I_1(s)}$$

3.3 DC 링크전압의 제어

DC-링크는 특성상 비선형 특성을 나타내며 단상에서는 120[Hz] 백동이 나타나는데 이것은 제거되어야 하므로 주파수폭이 넓을 필요가 없다. 그러므로 설계를 쉽게 하도록 DC 링크를 저주파 소신호 모델을 사용하여 그림 14와 같이 나타내었다. $\Delta V_{DC}(s)$ 과 $\Delta V_{DCr}(s)$ 간의 전달함수는 식(19)과 같이 주어진다. C_{DC} 는 $C_{DC1}/2$ 이다.

$$\frac{\Delta V_{DC}(s)}{\Delta V_{DCr}(s)} = \frac{V_1 G_{cl}(s)}{V_{DC} C_{DCs} + V_1 G_{cl}(s)} \quad (19)$$

제어루프의 주파수응답은 그림 15와 같다. 폐루프계의 주파수밴드는 대략 12[Hz]이다.




그림 14 DC 링크용 저주파 소신호 모델

Fig. 14 Low Frequency Small Signal Model for DC-link control




그림 15 DC 링크 제어기의 주파수응답

Fig. 15 Frequency response of the DC link controller

3.4 제어동작모드의 변환과 기준신호발생

이 시스템에서 동작모드는 입력상태에 따라 단순히 전단컨버터를 끄거나 켜기만 하면 된다. 주인컨버터는 동작모드와는 관계없이 항상 일정한 정현파 출력을 내도록 제어한다. 동작모드의 결정과 기준신호의 발생은 그림 16과 같은 논리로 이루어진다. 바이패스 모드에서 PLL의 출력 v_{PLL} 은 전원과 동기되어 있고 전원전류의 기준신호 i_{1r} 는 DC 링크 제

어루프에서 결정된 I_{1r} 과 v_{PLL} 을 곱하여 얻는다.

PLL의 출력과 전원전압의 차이가 일정한도 이상이면 정전으로 판정하여 전단컨버터의 동작을 정지시킨다. 정전이 발생한 경우의 전원전류는 그림 17-(a)의 등가회로로 주어진다. 출력전압과 전원전류는 동상으로 제어가 되므로 입력이 낮아지거나 제거되면 DC전압을 이용하여 전류를 형성해 가려고 하지만 변압기의 권수비에 의해 $1/n$ 으로 낮아져 1차측에 보이므로 전류는 소멸해 가는 방향으로 변한다. 그러므로 정전판정회로는 예민하게 동작하지 않아도 된다. 정전으로 판정되어 제어신호가 제거되면 그림 17-(b)와 같이 되어 전류는 더욱 빨리 소멸하고 SW에 게이트신호가 제거되어 있으면 영전류가 될 때부터 전원측은 분리된다. 전원이 회복되어 PLL이 전원과 완전히 동기되고 전원전압의 크기가 정상으로 돌아오면 전압이 영점을 지날 때에 SW에 게이트신호를 가하고 전단컨버터를 다시 기동시킨다.




그림 16 정전판정과 기준신호발생회로

Fig. 16 Outage detection and reference generation circuit




그림 17 1차 회로로 환산한 등가회로: (a) 제어신호가 제거 안된 경우, (b) 제어신호가 제거된 경우

Fig. 17 Simplified circuit referred to primary side:
(a) when control signals are not removed,
(b) when control signals are removed

4. 실험 결과

본 제안의 타당성을 확인하기 위하여 1 kVA 시작품을 제작하여 시험하였다. 표 1에 시작품의 주요회로 정수를 나타내었다. 선형부하에서의 전력변환 효율은 93%로 기존의 종속접속형 UPS에 비해 매우 높게 나타났다. 그림 18은 비선형 부하에 대한 실험결과로 부하전류가 정현파에서 벗어났으나 부하전압과 전원전류는 정현파를 유지하고 있음을 보여준다. 전원전류의 고조파 함유율(THD)은 5%이고, 입력역률은 99.5%로 측정되었다. 그림 19는 정전으로 인하여 제어모드가 백업모드로 바뀌었다가 다시 바이пас스 모드로 돌아오는 동작을 보여준다. 정전이 되어 제어모드가 바뀌어도 출력전압은 영향을 받지 않음을 알 수 있다. 그림 20은 부하변동에 대한 응답을 보여준다. 출력전압이 부하의 변동에 영향을 받지 않음을 확인할 수 있다.

표 1 회로정수

Table 1 Circuit parameters

L _s	10mH	rated AC voltage	100V
L _p	2mH	rated current	10A
C _p	15uF	DC-link voltage	190V
C _f	2.2uF	Turn ratio of T	1: 2
C _{DC}	2000uF		




그림 18 동작 파형들: 부하전압 (상: 200[V/div]), 전원전류 (중: 20[A/div]), 부하전류 (하: 20[A/div]), 시간축 : 5[msec/div]

Fig. 18 Input and output waveforms: load voltage (top: 200[V/div]), line current (middle: 20[A/div]), load current (bottom: 20[A/div]), time base : 5[msec/div]




그림 19 모드의 절환: 부하전압 (상: 200[V/div]), 전원전류 (중: 20[A/div]), 부하전류 (하: 20[A/div]), 시간축 : 1[sec/div]

Fig. 19 Change of modes: load voltage (top: 200[V/div]), line current (middle: 20[A/div]), load current (bottom: 20[A/div]), time base : 1[sec/div]




그림 20 부하변동에 대한 응답: 부하전압 (상: 200[V/div]), 전원전류 (중: 20[A/div]), 부하전류 (하: 20[A/div]), 시간축 : 1[sec/div]

Fig. 20 Response to step load change: load voltage (top: 200[V/div]), line current (middle: 20[A/div]), load current (bottom: 20[A/div]), time base : 1[sec/div]

5. 결 론

실용적인 직병렬 보상형 UPS가 제안되었고 실험을 통하여 이론의 타당성을 확인하였다. 이 UPS는 비선형부하에 대하여도 고입력역률을 유지하면서 높은 동작효율을 보여준다. 또한 기존의 종속접속 UPS에 비해 전력부의 크기를 줄일 수가 있었다. 직병렬보상형의 UPS는 염격해지는 전기 환경에도 적합한 형태로 이 분야에 큰 기여를 할 것으로 기대된다.

참 고 문 헌

- [1] S.J. Jeon and G.H. Cho, "A Series-Parallel Compensated Uninterruptible Power Supply with Sinusoidal Input Current and Sinusoidal Output Voltage", IEEE, PESC '97 record, pp.297-303, 1997
- [2] F. Kamran and T.G. Habetler, "A Novel On-Line UPS with Universal Filtering Capabilities", IEEE Trans. Power Electronics, vol.13, no.3, pp.410-418, May 1998
- [3] L. Gyugyi, "Unified power-flow control concept for flexible AC transmission systems", IEE PROC. pt. C, Vol. 139, No. 4, pp.323-331, July 1992
- [4] H. Fujita and H. Akagi, "The Unified Power Quality Conditioner: The Integration of Series Active Filters and Shunt Active Filters", IEEE, PESC'96 record, pp.494-501, 1996
- [5] S. Moran, "A Line Voltage Regulator/Conditioner for Harmonic Sensitive Load Isolation", IEEE IAS 24th annual meeting, pp.947-951, 1989
- [6] G. Ioannidis, et al., "A Novel Uninterruptible Power Supply System with Sinusoidal Input-Output Characteristic and Simplified Control Circuit", IEE EPE '95 record vol. 2, pp.351-356, 1995
- [7] H. L. Jou, et al., "A New Parallel Processing UPS with the Performance of Harmonic Suppression and reactive Power Compensation", IEEE PESC '94 record, pp.1443-1450, 1994
- [8] Y. Lin, G. Joos, and J.F. Lindsay, "Performance Analysis of Parallel Processing UPS Systems," IEEE APEC '93 record, pp.533-539, 1993
- [9] 전성즙, "역률개선과 고조파보상기능을 가진 단상 무정전 전원장치", 부경대학교 논문집 제2권, 제2호, pp.117-126, 1997
- [10] N. Mohan, et al, Power Electronics, Wiley, pp.358-363, 1995

저 자 소 개

전 성 즉 (田 成 編)

전기학회지 제48A권 제4호 참조

Tel : 051-620-1509

e-mail : jeub@pine.pknu.ac.kr



조 규 형 (曹 圭 亨)

1953년 4월 19일생. 1977년 KAIST 전기 및 전자공학과 졸업(석사). 1981년 KAIST 전기 및 전자공학과 졸업(공박). 1982년~1983년 Westing-house R & D C researcher. 1984년~1991년 KAIST 전기 및 전자공학과 부교수. 1991년~현재 동 대학원 전기 및 전자공학과 교수. 주 관심분야 : static power converters and drivers. resonant inverter. integrated linear electronic circuit design, high speed PLL A/D converter design. line driver. hi-fi audio amplifier, electronic ballast and integrated control circuit. etc.

Tel : 042-869-3424

e-mail : ghcho@ee.kaist.ac.kr