

반도체 수율 향상을 위한 통계적 공정 제어에 전문가 시스템의 적용에 관한 연구

윤건상*, 최문규*, 김훈모**, 조대호***, 이철기***

Applying Expert System to Statistical Process Control in Semiconductor Manufacturing

Gunsang Yun*, Munkyu Choi*, Hunmo Kim**, Taeho Cho***, Chilgee Lee***

ABSTRACT

The evolution of semiconductor manufacturing technology has accelerated the reduction of device dimensions and the increase of integrated circuit density. In order to improve yield within a short turn around time and maintain it at high level, a system that can rapidly determine problematic processing steps is needed. The statistical process control detects abnormal process variation of key parameters. Expert systems in SPC can serve as a valuable tool to automate the analysis and interpretation of control charts. A set of IF-THEN rules was used to formalize knowledge base of special causes.

This research proposes a strategy to apply expert system to SPC in semiconductor manufacturing. In analysis, the expert system accomplishes the instability detection of process parameter. In diagnosis, an engineer is supported by process analyzer program. An example has been used to demonstrate the expert system and the process analyzer.

Key Words : Statistical Process Control (통계적 공정제어), Expert System (전문가 시스템), Control Charts (관리도), Process Analyzer Program (공정분석 프로그램)

1. 서론

'90년대 후반기에 들어서 세계 반도체 시장은 급격한 변화를 겪고 있다. 기존 업체의 대규모 설비 증설과 신규 업체들의 연이은 시장 진입에 의한 DRAM의 공급 과잉으로 더욱 치열한 가격 경쟁을 벌이게 되는 등 위기 의식

이 고조되고 있는 현실이다. 이에 따라 반도체 디바이스의 회로 패턴은 미세화, 고집적화가 그리고 생산 현장에 있어서는 보다 높은 생산 수율이 요구되고 있다.

반도체 생산 공정은 산화, 확산, 증착, 식각, 이온 주입 등과 같은 복수의 단위 공정들이 순서대로 연결되어 구성되므로 반도체 디바이스의 품질과 생산성을 향상시키기

* 성균관대학교 기계공학부 대학원
** 성균관대학교 기계공학부
*** 성균관대학교 전기·전자·컴퓨터공학부

위해서는 각 단위 공정에서 효율적인 제어가 필요하다. 그러나 유감스럽게도 각 단위 공정의 물리, 화학적인 성질이 명확하게 규명되어 있지 않기 때문에 실제 생산 공정에서는 경험적인 통계 기법에 의존하여 반도체 생산 수율의 향상을 도모하고 있다. 400~500 여개에 이르는 단위 공정을 갖는 16 MDRAM, 16 MSRAM, 64 MDRAM은 각 생산 공정이 끝나는 즉시 계측 공정을 통하여 엄격한 품질 관리를 실시한다. 반도체 생산에 있어서 통계적 공정제어(statistical process control)는 '끊임없는 개선'을 기본 사고로 불량품이 생산 과정에서 발생되기 전에 생산 공정을 올바르게 관리하여, 불량 발생을 원천적으로 봉쇄함으로써 반도체 산업의 주요 지수인 수율(yield)을 향상시키는 것을 목표로 하고 있다. 궁극적으로 통계적 공정제어는 생산성을 향상시킬 뿐 아니라 생산 전반의 품질을 혁신시키는 관리 기법으로 사용될 수 있다. 그러나 실제 현장에서의 통계적 공정제어는 단지 관리도(control chart)를 이용한 제품 품질의 모니터링 도구로써 사용되고 있을 뿐이다. 이러한 한계를 극복하고자 기존의 연구는 통계적 공정제어에 각종 인공지능(artificial intelligence) 이론을 적용하였다.^(1, 2, 4) 전문가 시스템(expert system)은 통계적 공정제어에 있어서 가장 귀중한 도구로 인식⁽⁹⁾되고 있으며 관리도의 해석과 이상 원인(special cause)을 추론할 때 숙련된 엔지니어의 판단에 근접한 결과를 출력한다. 하지만 반도체 제조 특성상 디바이스의 품질은 생산 설비의 가공 상태만으로는 결정지을 수 없다. 따라서 전문가 시스템을 위한 지식 베이스(knowledge base)를 구축할 때 설비 외적인 환경 요인을 고려해야 한다. 이러한 문제를 해결하기 위해 본 논문에서는 공정 분석 프로그램(process analyzer)을 개발하고 이를 전문가 시스템에 연동하여 보다 실제 원인에 가까운 추론 결과를 얻도록 한다.

2. 반도체 제조공정

반도체 공정은 웨이퍼(wafer)위에 회로를 형성하기 위한 전공정(前工程, fabrication process)과 형성된 칩(chip)을 외부와 연결하고 포장하기 위한 후공정(後工程, assembly process)으로 대별할 수 있다. Fig. 1 은 전공정의 IDEF0(Integration DEFinition) 기능 모델링이다. 반도체 제조 과정에서 수율에 가장 중대한 영향을 끼치는 공정은 사진 식각(photolithography) 공정이다. Fig. 2 는 사진 식각 과정을 도식화한 것이다.⁽⁹⁾ 마스크




Fig. 1 IDEF0 modeling of semiconductor FAB




Fig. 2 Photolithography processes

(mask) 상의 패턴이 웨이퍼 상에 옮겨지는 과정을 사진 식각이라 부르며, 주요 공정은 아래와 같다.

- (1) PR(Photoresist) Coating
- (2) Soft Bake
- (3) 정렬(alignment), 노출(exposure)
- (4) 현상(development)
- (5) Hard Bake
- (6) 현상 검사(develop inspection)
- (7) 식각(etching)

- (8) PR(Photoresist) Stripping
- (9) 식각 검사(etch inspection)

으므로 비전문가가 공정에 대한 지식을 습득하는데 오랜 시간이 소요

3. 통계적 공정제어의 한계와 해결책

3.1 통계적 공정제어 활동의 문제점

반도체 디바이스의 품질을 좌우하는 통계적 공정제어에 의한 품질 관리 활동은 엔지니어가 관리도를 사용하는데 있어서 다음과 같은 착오를 되풀이하는 것으로 조사되었다.⁽⁶⁾

- (1) 재발 방지를 고려하지 않는 잘못
관리도는 이상이 발생되면 그 원인을 규명하고 그것을 제거할 수 있는 조치를 취하며 재발 방지를 도모하는 것이 목적이다.
- (2) 관리 한계내의 이상을 무시하는 잘못
관리 상태는 첫째 점이 모두 관리 한계이내에 있고, 둘째 점들이 일정한 패턴을 갖지 않아야 한다는 것이다
- (3) 분포 정도가 너무 적은 경우
이 경우는 종종 샘플링이 잘못되었다는 것을 나타낸다.

여기서 이탈점 처리에 관한 첫 번째 오류는 수율에 직접적인 영향을 끼친다. 그러나 실제 현장에서는 관리도 상에 이탈점이 발생하였을 때 원인을 분석하는 과정이 매우 비효율적이고, 분석 결과가 제대로 관리되지 않아 이전에 발생했던 같은 현상에 대해서도 동일한 시행 착오를 반복하는 등의 허점이 많이 있다.⁽¹²⁾ 특히 임계치수(critical dimension)측정치는 수율과 밀접한 관계를 갖고 있으며, 이탈 현상을 발생시키는 원인이 매우 다양하기 때문에 이탈 처리(corrective action)가 곤란하여 종종 대형 품질 사고를 일으키고 있다. 임계치수(critical dimension)와 관련된 이탈점 처리에 있어서 구체적인 문제점은 아래와 같다.

- (1) 문제 해결에 필요한 데이터를 찾기가 어려움
임계치수(critical dimension)에 영향을 미치는 변수가 매우 다양하므로 공정을 분석하기가 어려움
- (2) 소수 전문 엔지니어에 전적으로 의존
전문가의 노하우(know-how)가 문서화되어 있지 않

- (3) 공정에 대한 물리/화학적인 원인을 모르고 있음
현재 발생한 이탈 현상이 과거의 사례에서 약간만 달라져도 축적된 노하우를 응용하여 적용시키지 못함
- (4) 이상 원인 분석 기록의 활용이 어려움
현장 엔지니어는 자신의 활동에 대하여 문서화하기를 귀찮아하기 때문에 실제 활동과 상관없는 형식적인 보고서를 제출하고 있다.

이에 대한 해결책으로 통계적 공정제어 활동을 개선시킬 시스템이 필요하다.

3.2 전문가 시스템 도입의 필요성

일반적으로 제조 현장의 숙련된 엔지니어가 지닌 노하우(know-how)는 회사의 중대한 무형 자산이다. 반면 그들의 축적된 지식을 이용하는 데는 상당한 어려움이 따르고 있는 실정이다. 전문가들의 노하우(know-how)는 상당한 희소성을 가지고 있으나, 반면 그들의 전문성을 공유하는 점에 있어서는 지금까지 많은 한계가 있었다.^(6, 7, 8) 특히 이탈점 처리에 대한 방대한 지식은 소수 엔지니어만이 보유하고 있음으로 인해 제조 현장에서 발생하는 크고 작은 품질 사고에 신속히 대응하지 못하는 원인이 되어 반도체 생산 수율을 악화시키고 있다.⁽¹¹⁾ 이에 대하여 본 연구에서는 통계적 공정제어 활동에서 발생하는 이탈점 처리 과정을 지식 베이스화하여 이탈의 원인을 분석하고 효율적인 현장 관리 체계를 실현하도록 한다. 전문가 시스템 구축을 통하여 다음의 사항을 기대할 수 있다.

- 전문 엔지니어들의 체계적인 지식을 집대성
- 개개인의 차이에 의한 판단 착오를 줄임
- 이탈 발생시 처리 시간을 대폭 단축

그러나 반도체 제조업체의 통계적 공정제어는 관리대상이 되는 변수가 너무 많고 공정간의 연관성 문제 때문에 통계적 공정제어 활동의 문제점을 전문가 시스템만으로 해결하는 데는 무리가 따른다.

3.3 공정 분석 프로그램의 개발 배경

반도체 제조 현장에서의 통계적 공정제어는 주로 관리

도(control chart)를 이용한 제품 품질의 실시간 모니터링 도구로 사용되고 있다. 그러나 엔지니어들은 공정분석 활동을 위한 시스템의 도움을 거의 받지 못하고 있는 실정이며, 이에 따라 효율적인 공정분석이 어려운 상황이다.

따라서 본 연구에서는 공정분석 프로그램(process analyzer)을 개발한다. 여기서 공정분석 프로그램은 전문가 시스템을 기반으로 하며, 아래와 같은 사항을 기대할 수 있다.

- 반복적인 단순 업무를 축소
- 다양한 공정분석 정보를 제공
- 분석 결과의 통합적인 관리

공정 분석 프로그램은 전문가 시스템에서 지적하여 주는 점검항목을 대상으로 엔지니어의 분석 능력을 최대한 반영하여 생산 공정의 분석을 보다 정확하게 할 수 있도록 하는데^(10, 13) 그 일차적인 목적이 있다. 나아가 공정 분석 결과를 전문가 시스템의 지식베이스로 추가하도록 할 수 있다.

4. 시스템 개발

4.1 시스템 설계

통계적 공정제어의 한계점을 극복하기 위한 전문가 시스템(expert system)과 공정분석 프로그램(process analyzer)을 도입한 시스템의 구성도는 데이터 수집(data gathering)부분과 데이터 분석(data analysis)부분으로 나누어지며 Fig. 3 과 같다.




Fig. 3 System configuration

Fig. 4 는 전문가 시스템과 공정분석 프로그램의 정보 교환 방법에 대하여 설명하고 있다. 공정의 이상 현상이나 전문가 시스템의 추론 결과는 가능한 실시간으로 정보가 전달되어야 하므로 소켓(socket) 프로그래밍을 사용하였고, 생산/계측 장비의 각종 데이터를 전송하는데는 ODBC(open database connectivity)를 사용하여 시스템을 개발하였다.




Fig. 4 Client/Server model

4.2 전문가 시스템 개발

본 논문에서는 반도체 수율에 가장 큰 영향을 끼치는 제조 공정한 사진식각 공정을 전후하여 전문가 시스템을 구축하였다. Fig. 5 은 반도체 제조 공정의 흐름에서 생산 공정과 계측 공정을 각각 3개씩 보여주고 있다.

Table 1. 은 계측 공정인 ACI-CD(After Etching Inspection Critical Dimension), ADI-CD(After Development Inspection Critical Dimension),




Fig. 5 Production and measurement processes

Table 1. Spec of measuring processes

Process Name	Measurement Item	Spec.		
		Max.	Min.	Target
ACI-CD	ACI-CD1	0.58	0.47	0.52
	ACI-CD3	0.56	0.46	0.51
ADI-CD	ADI-CD1	0.56	0.46	0.51
	ADI-CD3	0.64	0.52	0.58
Thickness	T-SIN	1,677.50	1,372.50	1,525.00
	T-POLY	785.41	642.61	714.01

Table 2. Spec of production processes

Process Name	Equipment Parameter	Spec.		
		Max.	Min.	Target
Etching	CHF	1,085.70	888.30	987.00
	BCL	1,075.80	880.20	987.00
	G-FR	458.70	375.30	417.00
	RF-PW	6.60	5.40	6.00
	PRESS	16.50	13.50	15.00
	DC	9.90	8.10	9.00
Development	RET-ID	-	-	Right Reticle
	(EXP-T)'	+10	-10	0
	(FOCUS)'	+0.2	-0.2	0
	(TTLFC)'	+0.15	-0.15	0
Deposition	SOAK-TIME	13,200	10,800	12,000
	PRESS	43.89	35.91	39.90
	C_TEMP1	844.69	691.11	767.90
	C_TEMP2	801.57	655.83	728.70
	C_TEMP3	801.50	655.61	728.70
	C_TEMP4	801.46	655.74	728.60
	C_TEMP5	843.04	689.76	766.40

Thickness of Film 에 대한 이탈 기준 정보이다.

Table 2. 는 식각(etching), 현상(development), 적층(deposition) 공정에 대한 주요 공정 변수를 정리하였다.⁽¹⁴⁾ ADI-CD의 이탈 발생은 현상 공정에서의 불량인 경우가 대부분이며, 이때의 주요 원인으로서는 레티클(reticle) 변경 오류, 노광 상태 불량, 광학적인 초점의 문제 그리고 환경의 오염으로 분류할 수 있다. 막 두께(Thickness) 단계의 이탈 발생은 적층(deposition) 단계의 공정 변수들과 환경 요인에 의하여 나타난다. 본 논문에서는 Fig. 6과 같이 규칙 베이스를 구성하였는데, Rule1부터 Rule8까지는 ACI-CD값이 결정되는데 직접적인 영향을 주는 파라미터들에 대한 규칙이고, Rule9에서 Rule14 그리고 Rule15부터 Rule21까지는 ADI-CD값과 Thickness값에 영향을 주어서 간접적으로 ACI-CD값에 영향을 주는 파라미터들에 대한 규칙이다. 여기서 Rule7과 Rule8은 ADI-CD의 CD1과 CD3의 값을 검사하는 규칙이고, Rule13과 Rule14는 Thickness의 T-SIN과 T-POLY값을 검사하는 규칙이다. 이와 같이 구성한 이유는 ACI-CD값이 오직 식각공정에 의해서만 영향을 받는 것이 아니고 이전 계측공정인 ADI-CD값에 영향을 받게 되는데 만일 ADI-CD값에 오류가 있을 경우 그 값은 ACI-CD값에 영향을 미치게 된다. 또한 ADI-CD값에도 역시 이탈이 발생한 경우라면 다시 그 이전 생산 공정인 현상공정의 값을 보게되고 동시에 Thickness공정의 측정값도 확인하여 이것도 역시 이탈이 발생했으면 다시 이전 공정인 Deposition공정의 입력 파라미터를 검사하게 된다. 이러한 규칙을 바탕으로 이탈이 발생했을 때 그 원인을 찾아가는 추론 방법은 계측 공정의 이탈을 감지하는 전향 추론과 그 이탈의 원인을 찾아가는 후향 추론으로 구성되어 있다. 즉, Deposition 공정의




Fig. 6 Rule base structure

CL_TEMP1 파라미터의 오류를 점검하기 위해 먼저 ACI-CD, ADI-CD 그리고 Thickness 값을 통한 전향 추론을 한 뒤 그 결과에 기초해서 Thickness 값의 이탈

원인이 되는 파라미터를 점검하는 순서로 후향 추론을 함으로써 CL_TEMP1 파라미터 값에 대한 오류 분석을 하게 된다. 본 논문을 위해 사용된 tool은 smart element 이다.

4.3. 공정 분석 프로그램 개발

공정 분석 프로그램의 주요 기능은 Fig. 7의 자료 흐름도(data flow diagram)에서 볼 수 있으며, 세부 기능은 다음과 같다.⁽¹²⁾




Fig. 7 Data flow diagram of process analyzer

(1) 유저 인터페이스

우선적으로 반도체 공정의 로트(lot)와 공정번호(process-ID)를 선택한다. Fig. 8의 오른쪽은 이틀 발생 정보와 전문가 시스템의 추론 결과를 보여주고, 왼쪽 부분은 공정 분석 프로그램의 입력 도구들이 있다.

(2) 질의어(query) 생성

데이터베이스에 있는 관련 데이터를 찾아내기 위해 입력한 정보를 SQL(structured query language) 구문으로 만든다.

(3) 세부 선택

이전 단계까지의 실행 결과를 바탕으로 분석에 용이한 자료를 만들기 위해 상세 선택기능이 있다. Fig. 9는 세부적인 기능을 입력하는 화면의 예이다.

(4) 차트 구현

엔지니어가 선택한 데이터의 분석을 위해 차트를 구현한다.




Fig. 8 Main screen of process analyzer




Fig. 9 Item selection for control chart

(5) 리포팅(reporting)

구현된 차트를 편집하고 주석을 첨가 할 수 있는 기능을 제공

5. 적용 사례

반도체 제조 공정에서 웨이퍼(wafer)의 취급은 항상 로트(lot)단위로 이루어진다. 로트 번호(lot-ID)는 생산 라인에서 고유하게 구별되며, 모든 생산 장비와 측정 장비도 고유한 공정 번호(process-ID, recipe-ID, step-ID)를 부여받는다. 따라서 어떠한 공정에서 이상 현상이 발생한다면 로트 번호(lot-ID)와 공정 번호(process-ID)를 사용하여 경보 신호(alarm signal)를 발생하게 된다. Table 3.와 Table 4.는 로트 5Q1152.1의 생산, 측정 공정에 대한 실제 데이터이다. 경보 신호가 발생한 즉시 전문가 시스템은 지식베이스를 추론하여 이상 원인을 제시하여 준다.

Table 3. Process data of the lot 5Q1152.1

Process Name	Process-ID	Parameter	Value	
Etching	Q1045.1	ACI-CD1	0.61	
	Q1045.3	ACI-CD3	0.54	
	T0075		CHF	992.20
			BCL	973.45
			G-FR	470.20
			RF-PW	6.32
			PRESS	15.67
	DC	9.39		
Development	Q1023.1	ADI-CD1	0.52	
	Q1023.3	ADI-CD3	0.56	
	T0060		RET-ID	RIGHT
			(EXP-T)'	+12
			(FOCUS)'	+0.1
	(TTLFC)'	-0.1		
Deposition	Q1007.1	T-SIN	1,529.12	
	Q1007.4	T-POLY	759.67	
	T0050		SOAK-TIME	12.134
			PRESS	45.44
			C_TEMP1	798.20
			C_TEMP2	756.92
			C_TEMP3	688.34
			C_TEMP4	786.21
	C_TEMP5	734.56		

Table 4. Environment parameter of the lot

Source	Parameter	Value
Air	Particle	In Control State
	Humidity	In Control State
	Temperature	In Control State
	Smog	Out of Control
Water	Resistivity	In Control State
	Particles	In Control State
	Bacteria	In Control State
Gas	Purity	In Control State
	Vapor	In Control State
	Filtering	In Control State

Fig. 10 은 전문가 시스템의 추론 결과이다. ACI-CD1 공정에 이탈이 발생한 원인으로 전문가 시스템은 두개의 생산 공정과 환경 변수에서 각각 하나씩의 점검항목을 제시하고 있다. 공정분석 엔지니어는 전문가 시스템의 출력에 근거하여 공정분석 프로그램을 사용하게 된다.




Fig. 10 Inference results

Fig. 11 은 이탈이 발생한 ACI-CD1 공정의 현재로부터 24시간 이전까지 계측값의 경향을 보기 위한 공정분석 프로그램의 결과화면이다. 여기서 계속적인 계측값의 감소를 볼 수 있으며, 경향의 이상이 발생하기 시작한 것은 현재로부터 10 여개 이전의 로트임을 알 수 있다. Fig. 12 부터 Fig. 16 까지는 계측값 감소의 원인을 알아보기 위해 ADI-CD1, Thickness 그리고 생산공정의 파라미터값을 분석한 결과이다.

ADI-CD1, ACI-CD1 그리고 환경 변수값이 연관성을 나타내고 있는 것을 볼 수 있다. 분석 엔지니어는 위와 같은 분석 과정을 종합하여 보고서를 작성하게 된다. 분석 내용은 아래와 같다. Fig. 17 은 분석과정의 출력물이다.

(1) 전문가 시스템의 추론 결과

ACI-CD1 공정의 로트 5Q1152.1 가 기본 사양에서 벗어났을 때, 주요한 원인은 다음과 같다.

- 식각 공정의 G-FR(가스 유량)
- 현상 공정의 EXP-T(노광 시간)
- 청정실의 SMOG(스모그)

(2) 공정분석 프로그램의 분석 결과

전문가 시스템의 추론 결과에 기초하여, 공정분석 프로그램을 사용한 결과는 다음과 같다.

- ACI-CD1, ADI-CD1 값의 경향이 비정상적임
- Thickness, G-FR, EXP-T 값의 경향은 정상적임
- 청정실의 스모그(smog)가 기준 한계치에 매우 근접한 경향을 보임

(3) 최종 분석 결과(엔지니어의 식견 포함)




Fig. 11 Control chart of ACI-CD1




Fig. 14 Control chart of T-POLY parameter




Fig. 12 Control chart of ADI-CD1




Fig. 15 Control chart of G-FR parameter




Fig. 13 Control chart of T-SIN parameter




Fig. 16 Control chart of EXP-T parameter

분석 과정을 통하여 엔지니어는 다음과 같은 결론을 내린다.

- ACI-CD1 값의 이탈 원인은 식각 공정의 가스 유량과 현상 공정의 노광 시간이 돌발적으로 증가했기 때문
- ACI-CD1 의 경향이 비정상인 이유는 ADI- CD1 의 경향이 비정상적이기 때문(식각 공정은 현상 공정에 종속적이므로)
- ADI-CD1 값의 경향이 비정상인 이유는 청정실의 스모그(smog)가 기준치 보다 높기 때문
- 청정실의 스모그가 한계값에 근접하면 현상 공정에 직접적인 영향을 끼침




Fig. 17 Final result of process analyzer

6. 결 론

반도체 제조 공정에서 수율 향상의 도구로써 사용되고 있는 통계적 공정제어는 생산 과정이 복잡해짐에 따라 여러 가지 한계점을 노출하고 있다. 이를 극복하고자 전문가 시스템의 구축과 공정 분석 프로그램의 개발을 통하여 본 논문은 다음과 같은 결론을 얻을 수 있었다.

- (1) 전문가 시스템의 도입을 통하여 통계적 공정제어 활동의 축적된 지식을 엔지니어가 인지하기 용이한 형태의 규칙(rule)으로 저장할 수 있었고, 수많은 공정 변수들 가운데 중요한 것만을 우선적으로 점검함으로써 공정 분석 과정에서 효율을 높이고 실수를 최소화 할 수 있었다.

- (2) 공정 분석 프로그램의 개발을 통하여 전문가 시스템이 수용하지 못하는 엔지니어의 세부 지식을 활용할 수 있었다. 결과적으로 전문가 시스템의 지식 추출 부담을 줄여주었고, 공정 분석의 범위와 유연성을 향상시킬 수 있었다.

- (3) 전문가 시스템과 공정 분석 프로그램의 사용으로 공정의 분석 과정에 소요되는 시간이 줄어들었고, 이상 원인에 대하여 보다 정확한 분석을 할 수 있으므로 통계적 공정 제어 활동의 문제점을 최소화하여 반도체 제조 수율의 향상이 기대된다.

앞으로 연구해야 할 과제는 다음과 같은 것이 있다.

- (1) 공정 분석 프로그램의 지속적인 사용을 통하여 발생하는 공정 분석에 대한 새로운 지식을 쉽게 지식 베이스화 하도록 지식획득 모듈(knowledge acquisition module)의 개발에 관한 연구가 필요하다.
- (2) 전문가 시스템이 엔지니어의 교육 과정에서 활용될 수 있도록 전문가 시스템의 추론 과정을 사용자에게 설명해 주는 '설명 모듈' (explanation module)이 개발되어야 하겠다.

이와 같이 통계적 공정제어에 전문가 시스템을 도입하면 공정 분석의 노하우(know-how)를 사용하기 용이한 형태로 저장할 수 있고 동시에 절차형 언어를 이용하여 공정 분석 프로그램을 개발하면 지식베이스의 초기 구축 부담을 경감하고 공정 분석의 유연성을 증가시킬 수가 있다. 향후 실제 공정에 활발한 적용이 기대되며, 아울러 사 진 식각 공정을 포함한 다른 반도체 생산 공정에도 활용될 수 있으리라고 생각된다.

참 고 문 헌

1. Lall, Vinod, "Applying an Expert System to Statistical Process Control(Process Control)," Doctoral Thesis, North Dakota State University, 1992.
2. Crowe, Edward R., "A Strategy for the Synthesis of Real-Time Statistical Process Control within the Framework of a Knowledge

- Based Controller," Doctoral Thesis, Ohio University, 1995.
3. Vasu Subbiah, Jeff Bodenstab, "Application of Real-Time Expert Systems in Semiconductor Manufacturing," IEEE/SEMI Advanced Semiconductor Manufacturing Conference, pp. 90~95, 1992.
 4. Masaaki Sugimoto, Hiroyuki Hamada, "Yield Enhancement Using a Memory Expert System Linked to the Wafer Inspection Tool," IEEE/SEMI Advanced Semiconductor Mfg. Conference, 1995.
 5. Hy Pitt, "SPC for the Rest of Us," Addison Wesley, pp. 240~245, 1994.
 6. Donald A. Waterman, "A Guide to Expert System," Addison-Wesley Publishing Company, 1986.
 7. 김화수, 조용범, 최종욱, "전문가 시스템," 집문당, 1995.
 8. Purag Rastogi, Michael N. Kozicki, "An Expert System Based Process Management System," IEEE Transactions on Semiconductor Manufacturing, Vol.6, No.3, pp. 207~218, August, 1993.
 9. The Society of Chemical Engineers of Japan, "Introduction to VLSI Process Engineering," Chapman & Hall, pp. 110~120, 1993.
 10. Laszlo Fabry, Ludwig Kster, Siegfried Pahlke, Ludwig Kotz and Jurgen Hage, "Diagnostic and Monitoring Tools of Large Scale Si-Manufacturing: Trace-Analytical Tools and Techniques in Si-Wafer Manufacturing," IEEE Transactions on Semiconductor Mfg., Vol. 9, No. 3, August 1996.
 11. Costas J. Spanos, "SPC in Semiconductor Mfg.," Proceedings of the IEEE, Vol. 80, No. 6, pp. 818~830, June 1992.
 12. Robert W. Hoyer, Wayne C. Ellis, "A Graphical Exploration of SPC," Quality Progress, pp. 57~64, June 1996.
 13. Ji, Xiaoyan, "The Integration of Process Control, Process Monitoring, and Process Fault Diagnosis for Real-Time Control (Knowledge Based System)," Doctoral Thesis, Rensselaer Polytechnic Institute, 1994.
 14. Gary S. Mary, "Applications of Neural Networks in Semiconductor Mfg. Processes," Fuzzy Logic and Neural Network Handbook, IEEE Press, pp. 18.1~18.37, 1996.