

DWT를 이용한 ROM 유도 및 이산 PID 제어기 설계에의 적용

A Derivation of ROM and Its Application to Design of Discrete PID Controller using DWT

김 윤 상, 오 현 철, 안 두 수
(Yoon-Sang Kim, Hyun-Cheol Oh and Doo-Soo Ahn)

Abstract : This paper presents an efficient algorithm which determines the parameters of discrete PID controller. The proposed algorithm is an algebraic method to obtain controller parameters using ROM(Reduced Order Model), which can not only make design procedure simple but also reduce the computational burden required for controller implementation. Also, by solving a set of linear equations based on least squares method, the proposed method can make the controller design procedure systematic. Simple examples are given to demonstrate the effectiveness of our method when compared with widely-used conventional method.

Keywords : ROM(reduced order model), discrete PID controller, DWT(discrete Walsh transform)

I. 서론

현대 산업 사회에서 대부분의 시스템은 고차 및 대규 모화되고 있으며, 이는 제어기 설계 및 전체 시스템의 해석을 어렵게 하는 주요 원인이 된다. 전체 계통 동작에 영향을 주는 이러한 고차로 모델링된 원 시스템의 동특성과 안정도를 유지하면서 축소 차수 모델(ROM: Reduced Order Model)에 대한 연구들이 지속적으로 이루어지고 있다. 이러한 ROM은 시스템 분석, 시스템 식별 및 제어기 설계등에 광범위하게 활용됨으로써, 다양하게 연구되고 있다[1-5].

고차 시스템의 제어기 설계를 위해 ROM을 직접 이용하는 경우, 즉, 전차수 제어기로부터 축소차수 제어기로의 유도와 이의 적용은 잠재된 불안정성으로 인해 제어시스템의 불안정을 유발함으로 많은 제약이 따르게 된다. 또한, 전차수 제어기 자체의 적용은 고가의 비용 단가에 의해 성능 저하로 비실용적인데, 이는 계산 과정의 복잡함에 의해 제어기 구현시 증대되는 연산 부담에서 비롯된다. 이러한 이유로 지난 수십년간 제어이론의 현저한 발전에도 불구하고, 여전히 산업 현장에서 사용되는 대부분의 제어기는 비례-미분-적분항으로 구성된 PID 제어기이다[1,6,7]. PID 제어기에 대한 이러한 높은 선호도는 구조의 간단함과 구현의 용이성에서 비롯된다. 그러나, 이러한 PID 제어기 설계 역시 제어 대상시스템이 되는 플랜트가 고차인 경우, 폐루프 응답에 기초하는 설계 방법의 특성때문에 제어기 구현시 설계 과정이 복잡해지는 점과 많은 연산이 요구되는 점들이 여전히 제어기 설계의 어려움으로 남게 되어, 이는 연산 과정의 부정확한 결과로 성능 저하를 초래하여 예측 한도(predictive horizon)내에

서의 시행착오에 의한 추가적인 동조 과정의 원인이 된다. 따라서 본 논문에서는 ROM을 이용하여 제어 대상시스템이 고차 플랜트인 PID 제어기 설계상의 제약성을 해결하고자 한다.

제안하는 방법은, 고차의 원 플랜트 대신 유도된 ROM을 제어 대상시스템으로 이용하여 PID 제어기를 설계하는 것으로, 고차 플랜트로부터 직접 제어기를 구현하는 기존의 경우보다 증대된 계산 과정과 연산 부담을 줄임으로써 폐루프 응답에 기초한 PID 제어기 설계 방법의 제약성을 극복할 수 있을 것이다. ±1만의 원소로 구성된 직교특성으로 연산의 절삭오차를 줄이는 장점[8,9]을 가지는 이산월쉬변환(DWT:Discrete Walsh Transform)에 기초하여 전체 설계 과정을 전개하고, 이로부터 제어기 설계를 위한 연립된 형태의 선형 대수방정식을 유도한다. 따라서, 제안하는 방법은, 축소 방법에 의해 고차 플랜트로부터 유도되는 저차화된 ROM을 제어기 설계 과정에 도입하여 제어기 파라미터를 결정하는 것으로, 고차 플랜트를 직접 이용하는 기존의 경우보다 제어기 파라미터를 얻기 위한 설계 과정을 간단하게 할 뿐만 아니라, 제어기 구현을 위해 요구되는 많은 연산 부담을 줄일 것으로 예상된다. 또한, 대수적으로 유도되는 선형 연립방정식의 해로부터 제어기의 파라미터를 직접 결정함으로써, 제안된 방법은 체계적인 PID 제어기의 설계를 가능하게 할 것이다.

본 논문의 구성은 다음과 같다. II장에서는 전체 설계 과정에 이용하고자 하는 DWT에 대해 언급한다. III장에서는 고차의 원 플랜트로부터 ROM 유도를 위한 과정을 설명한다. IV장에서는 III장에서 유도된 ROM을 제어 대상시스템으로 적용하여 PID 제어기 파라미터를 결정하는 설계 방법을 제시한다. 그리고, 제안하는 방법에 대한 적용예의 모의 실험 결과와 검토가 V장에서 주어지고, VI장의 결론으로 맺는다.

II. DWT(이산월쉬변환)

본 논문에서는 직교성과 추이성에 기초한 이산월쉬변환(이하 DWT)을 이용하여 전체 설계 과정을 전개하고자 한다. 따라서, 이 장에서는 DWT의 기저함수로 사용되는 $\phi(k)$ 의 이와 같은 두 성질에 대해 알아본다.

직교성(orthogonal property)

임의의 유한한 집합 $\{\phi_i(k) : i=0, 1, \dots, N-1\}$ 는 다음의 직교성질을 만족한다[8].

$$\sum_{k=0}^{N-1} \phi_i(k) \phi_j(k) = N \delta_{ij} \quad (1)$$

$$i, j = 0, 1, \dots, N-1$$

단, δ_{ij} 는 크로네커 델타(kronecker delta), N 은 전개항수
추이성(shift property)

임의의 두 기저 벡터 $\phi(k+j)$ 와 $\phi(k)$ 는 다음과 같은 정칙행렬 T 에 의해 추이성질을 만족한다[10].

$$\phi(k+j) = T^j \phi(k) \quad (2)$$

이때 $\phi(k) = [\phi_0(k) \ \phi_1(k) \ \dots \ \phi_{N-1}(k)]^T$ 이고, 정칙행렬 T 는 직교성을 이용하여 다음과 같이 결정된다.

$$t_{ij} = \left[\sum_{k=0}^{N-1} \phi_i(k+1) \phi_j(k) \right] / N \quad (3)$$

$$i, j = 0, 1, 2, \dots$$

(3)의 $N > 4$ 인 경우의 정칙행렬 T 를 일반화하면 다음과 같다.

$$T_{N \times N} = \begin{bmatrix} 1 & : & 0 & : & 0 \\ \cdots & \cdots & \cdots & \cdots & \cdots \\ : & Z & : & 0 & : \circ Z \\ \cdots & \cdots & \cdots & \cdots & \cdots \\ 0 & : & 0 & : & I_{2 \times 2} & : & 0 & : & 0 \\ \cdots & \cdots & \cdots & \cdots & \cdots & \cdots \\ : & \square Z & : & 0 & : & \circ \square Z \\ \cdots & \cdots & \cdots & \cdots & \cdots & \cdots \\ 0 & : & 0 & & & : & -1 \end{bmatrix} \quad (4)$$

(4)의 $Z, \circ Z, \square Z, \circ \square Z$ 들은 각각 nonzero 블록인 부행렬들이며, 각각의 부행렬들은 참고문헌[10]을 참조.

임의의 한정된 시퀀스 함수($k=0, 1, 2, \dots, N-1$) $f(k)$ 를 DWT에 의해 나타내면 다음과 같다.

$$f(k) = F^T \phi(k) \quad (5)$$

여기서 $F = [f_0 \ f_1 \ \dots \ f_{N-1}]^T$ 은 DWT 계수 벡터이다. (5)의 계수 벡터 F 는 DWT에 의해 변환되는 시퀀스 함수의 가중치를 내포하고 있으며, 본 연구에서는 이러한 변환된 시퀀스 함수의 가중치에 해당하는 계수 벡터들을 최소자승법에 기초한 직접 대입에 이용하여 ROM과 제어기 파라미터를 얻고자 한다.

III. DWT에 의한 ROM

ROM의 유도시 중요한 문제는 고차의 원 시스템의 동특성과 안정도를 유지하면서 저차화되도록 우세한 특성의 선택과 덜 우세한 특성의 배제를 결정하는 것이다. 저차화된 ROM을 얻기 위한 방법에는 우세극 보유(dominant pole-retention), Hankel 노음, 균등화 접근(balancing approach)등의 다양한 방법[2]들이 있으나, 본

연구에서는 최소자승오차(least squares)법에 기초한 직접 대입(direct matching)으로부터 저차화된 ROM을 유도하고자 한다.

다음과 같은 원 플랜트가 차수 n 인 고차의 LTI (Linear Time Invariant) 시스템을 고려하자.

$$A(q)C(q) = B(q)U(q) \quad (6)$$

이때 q 는 지연연산자(delay operator)이고, $C(q)$ 와 $U(q)$ 는 각각 출력 $c(k)$ 와 입력 $u(k)$ 의 z 변환이다. 또한, (6)의 $A(q), B(q)$ 는 각각 다음과 같다.

$$A(q) = q^n + a_{n-1}q^{n-1} + \dots + a_1q + a_0 \quad (7)$$

$$B(q) = b_{n-1}q^{n-1} + b_{n-2}q^{n-2} + \dots + b_1q + b_0$$

(6)를 차분방정식으로 나타내면 다음과 같다.

$$c(k+n) = - \sum_{i=0}^{n-1} a_i c(k+i) + \sum_{i=0}^{n-1} b_i u(k+i) \quad (8)$$

(6)의 출력 $c(k)$ 와 입력 $u(k)$ 는 각각 DWT에 의해 다음과 같이 나타낼 수 있다.

$$c(k) = C^T \phi(k) \quad (9)$$

$$u(k) = U^T \phi(k)$$

단, $C^T = [C_0, C_1, \dots, C_{N-1}]$

$U^T = [U_0, U_1, \dots, U_{N-1}]$ 은 DWT 계수 벡터이다.

(8)은 다음과 같이 정리할 수 있다.

$$C^T T^n = - \sum_{i=0}^{n-1} a_i C^T T^i + \sum_{i=0}^{n-1} b_i U^T T^i \quad (10)$$

주 : (10)은 (8)으로부터 다음과 같이 얻어진다.

우선, (8)의 $c(k+i)$ 와 $u(k+i)$ 는 $\phi(k+i)$ 를 기저함수로 (5)와 같이 DWT로 나타내면 각각 다음과 같다.

$$c(k+i) = C^T \phi(k+i) \quad (11)$$

$$u(k+i) = U^T \phi(k+i)$$

(11)을 이용하면 (8)은 다음과 같이 나타낼 수 있다.

$$C^T \phi(k+n) = - \sum_{i=0}^{n-1} a_i C^T \phi(k+i) + \sum_{i=0}^{n-1} b_i U^T \phi(k+i) \quad (12)$$

(2)의 추이성을 이용하면 (12)는 다음과 같다,

$$C^T T^n \phi(k) = - \sum_{i=0}^{n-1} a_i C^T T^i \phi(k) + \sum_{i=0}^{n-1} b_i U^T T^i \phi(k) \quad (13)$$

양변의 $\phi(k)$ 를 소거함으로써 (10)가 된다.

주어진 파라미터 값 a_i 와 b_i 로부터, (10)는 N 개의 선형 대수방정식을 만족하게 되고, 이로부터 DWT 계수 벡터 C 를 구할 수 있다[8].

차수 r 로 저차화하고자 하는 ROM이 다음과 같다.

$$A_r(q)C_r(q) = B_r(q)U(q) \quad (14)$$

여기서, $r < n$, $C_r(q)$ 는 $c_r(k)$ 의 z 변환이고, (14)의 $A_r(q), B_r(q)$ 는 각각 다음과 같다.

$$A_r(q) = q^r + a_{r-1}q^{r-1} + \dots + a_0 \quad (15)$$

$$B_r(q) = b_{r-1}q^{r-1} + b_{r-2}q^{r-2} + \dots + b_0$$

(8)과 마찬가지로 (14)를 차분방정식으로 나타내면 다음과 같다.

$$c_r(k+r) = -\sum_{j=0}^{r-1} \alpha_j c_r(k+j) + \sum_{j=0}^{r-1} \beta_j u(k+j) \quad (16)$$

(9)와 마찬가지로 DWT에 의해 $c_r(k)$ 는 다음과 같이 표현된다.

$$c_r(k) = \mathbf{C}_r^T \phi(k) \quad (17)$$

단, $\mathbf{C}_r^T = [C_{r,0} \ C_{r,1} \ \dots \ C_{r,N-1}]$ 은 DWT 계수 벡터이다.

(17)를 이용하면 (16)은 (10)와 같은 방법으로 다음과 같이 나타낼 수 있다.

$$\mathbf{C}_r^T \mathbf{T}^r = -\sum_{j=0}^{r-1} \alpha_j \mathbf{C}_r^T \mathbf{T}^j + \sum_{j=0}^{r-1} \beta_j \mathbf{U}^T \mathbf{T}^j \quad (18)$$

(10)과 (18)으로 나타나는 고차 플랜트와 저차화된 ROM의 오차가 최소가 되기 위해서는 두 시스템의 응답이 $c(k) = c_r(k)$ 가 되도록 일치해야 한다. 따라서, 최소자승법에 기초하여 (10)로부터 구해진 출력 계수 \mathbf{C} 를 (18)의 \mathbf{C}_r 에 직접 대입함으로써 저차화된 미지 파라미터 α_i 와 β_j 가 얻어지고, 이를 (14)에 대입하면 차수 r 로 저차화된 ROM이 결정된다[11,12].

IV. ROM을 이용한 이산 PID 제어기 설계

본 장에서는 III장에서 얻어진 ROM을 제어 대상시스템인 플랜트로 이용하여 PID 제어기의 파라미터를 결정하는 방법을 제시하고자 한다.




그림 1. ROM을 이용한 폐루프 시스템.

Fig. 1. Closed-loop system using ROM.

그림 1과 같은 ROM을 이용한 전체 시스템의 폐루프 응답이 원하는 성능을 만족하도록 PID 제어기의 파라미터를 결정하고자 한다.

$$\frac{Y(q)}{R(q)} = \frac{G_c(q) G_{pr}(q)}{1 + G_c(q) G_{pr}(q)}. \quad (19)$$

여기서, $R(q)$ 는 기준입력이고, $Y(q)$ 는 보상된 폐루프 출력 응답이다.

또한, $G_{pr}(q)$ 는 III장에서 고차 플랜트로부터 유도된 ROM이고, $G_c(q)$ 는 PID 제어기의 펄스 전달함수로 각각 다음과 같다. (단, $r < n$)

$$G_{pr}(q) = \frac{\beta_{r-1} q^{r-1} + \beta_{r-2} q^{r-2} + \dots + \beta_0}{q^r + \alpha_{r-1} q^{r-1} + \dots + \alpha_0} \quad (20)$$

$$G_c(q) = K_p + \frac{K_I T_s(q+1)}{2(q-1)} + \frac{K_d(q-1)}{T_s q} \quad (21)$$

(20)의 ROM의 계수들인 α_i 와 β_i 는 III장의 유도 과정으로부터 결정된 값들이다. 또한, T_s 는 샘플링 시간 (sampling time)이고, (21)의 K_p , K_I 및 K_d 만이 결정될 미지의 제어기 파라미터 값들이다.

(21)은 다음과 같이 간단하게 재표현할 수 있다.

$$G_c(q) = \frac{(g_2 q^2 + g_1 q + g_0)}{(q^2 - q)} \quad (22)$$

단,

$$g_2 = K_p + (T_s/2)K_I + K_d/T_s$$

$$g_1 = -K_p + (T_s/2)K_I - 2K_d/T_s$$

$$g_0 = K_d/T_s$$

(20)과 (22)를 (19)에 대입하면 다음과 같다.

$$\begin{aligned} \frac{Y(q)}{R(q)} &= \frac{Num(q)}{Den(q)} \\ Num(q) &= (g_2 q^2 + g_1 q + g_0)(\beta_{r-1} q^{r-1} + \beta_{r-2} q^{r-2} + \dots + \beta_0) \\ Den(q) &= [(q^2 - q)(q^r + \alpha_{r-1} q^{r-1} + \dots + \alpha_0) \\ &\quad + (g_2 q^2 + g_1 q + g_0)(\beta_{r-1} q^{r-1} + \beta_{r-2} q^{r-2} + \dots + \beta_0)] \end{aligned} \quad (23)$$

(23)은 다음과 같이 차분방정식으로 나타낼 수 있다.

$$\begin{aligned} y(k+r+2) + \Lambda_{r+1} y(k+r+1) + \dots + \Lambda_1 y(k+1) \\ = g_2 [\beta_{r-1} (r(k+r+1) - y(k+r+1)) + \dots \\ \dots + \beta_0 (r(k+2) - y(k+2))] \\ + g_1 [\beta_{r-1} (r(k+r) - y(k+r)) + \dots \\ \dots + \beta_0 (r(k+1) - y(k+1))] \\ + g_0 [\beta_{r-1} (r(k+r-1) - y(k+r-1)) + \dots \\ \dots + \beta_0 (r(k) - y(k))] \end{aligned} \quad (24)$$

(단, $\Lambda_i = \alpha_{i-2} - \alpha_{i-1}$, $\alpha_r = 1$ 과 $\alpha_{-1} = 0$)

폐루프 출력 $y(k)$ 는 상승시간, 정정시간, 오버슈트 등 의 설계 사양에 의한 원하는 출력 $y_d(k)$ 와 유한한 구간 $k = 0, 1, 2, \dots, N-1$ 에서 (25)가 만족되도록 보상되어야 한다.

$$y(k) = y_d(k) \quad (25)$$

$y_d(k)$ 와 $r(k)$ 는 각각 DWT에 의해 다음과 같이 표현된다.

$$\begin{aligned} y_d(k) &= [y_0, y_1, \dots, y_{N-1}] \phi(k) = Y\phi(k) \\ r(k) &= [r_0, r_1, \dots, r_{N-1}] \phi(k) = R\phi(k) \end{aligned} \quad (26)$$

여기서 Y , R 은 각각 DWT 계수 벡터이다. (26)을 (24)에 대입하고 (2)을 이용하여 g_2, g_1, g_0 에 대해 정리하면, 다음과 같이 간단한 형태의 선형 연립방정식으로 유도할 수 있다.

$$GD = W \quad (27)$$

여기서, $G^T \in R^3$, $D \in R^{3 \times N}$, $W^T \in R^N$ 이며,

$$G = [g_2 \ g_1 \ g_0] \quad (28)$$

$$D = \begin{bmatrix} \sum_{i=0}^{r-1} \beta_i^+ H T^{i+2} \\ \sum_{i=0}^{r-1} \beta_i^+ H T^{i+1} \\ \sum_{i=0}^{r-1} \beta_i^+ H T^i \end{bmatrix}, \quad H = R - Y \quad (29)$$

$$W = [Y T^{r+2} + \sum_{i=1}^{r-1} \Lambda_i Y T^i] \quad (30)$$

이다.

(29)의 D 와 (30)의 W 는 알고 있는 행렬이므로, 제어기 파

라미터 G 만이 결정되어야 할 미지값이 되고, 이를 위해 다음과 같은 평가 함수(cost function)를 도입한다.

$$J = [GD - W][GD - W]^T \quad (31)$$

(31)과 같은 평가 함수를 최소화하기 위해 파라미터 G 는 다음과 같이 결정될 수 있다.

$$G = WD^T D^+ \quad (32)$$

단, D^+ 는 $D^+ = (DD^T)^{-1}$ 인 우 모의 역행렬(right pseudo inverse)이다.

(32)로부터 G 가 결정되면, 제어기 파라미터 K_p, K_I 와 K_d 는 (22)로부터 쉽게 결정되어 진다. 즉, (27)로 유도된 연립방정식의 해를 (32)로부터 구함으로써 미지의 제어기 파라미터를 직접 결정할 수 있게 된다. 따라서 제안하는 방법은 이산 PID 제어기의 체계적인 설계를 가능하게 한다. 또한, ROM을 이용함으로써, 제어기 설계 과정을 간단하게 할 뿐만 아니라, 고차 플랜트로부터의 제어기 파라미터를 얻기 위한 복잡한 계산 과정과 연산 부담을 줄일 수 있을 것이다. 따라서, 플랜트가 고차일수록, 제안하는 알고리즘이 더욱 효과적일 것으로 예상된다.

V. 모의 실험 결과 및 검토

다음과 같은 8차 플랜트에 대한 이산 PID 제어기의 설계 문제를 고려하자.

$$H(q) = \frac{Numh(q)}{Denh(q)} \quad (33)$$

여기서,

$$\begin{aligned} Numh(q) &= 0.42q^7 + 0.279q^6 - 0.0525q^5 + 0.038q^4 \\ &\quad - 0.129q^3 - 0.0655q^2 + 0.011q - 0.0015 \end{aligned}$$

$$\begin{aligned} Denh(q) &= q^8 - 0.42q^7 - 0.279q^6 + 0.0525q^5 - 0.038q^4 \\ &\quad + 0.129q^3 + 0.0655q^2 - 0.011q + 0.0015 \end{aligned}$$

위와 같은 8차의 플랜트는 $r=2$ 로 설정하면, 다음과 같은 펠스 전달함수가 되고

$$H_R(q) = \frac{\beta_1 q + \beta_0}{q^2 + \alpha_1 q + \alpha_0} \quad (34)$$

III장의 축소 방법으로부터 (34)의 파라미터 값들이 결정되며, 이는 표 1과 같다.

표 1. 유도된 ROM의 파라미터 값들.

Table 1. Parameter values of ROM.

파라미터	파라미터값
α_0	0.6579
α_1	- 1.5016
β_0	- 0.2651
β_1	0.4218

고차의 원 플랜트를 저차화하기 위해 입력 신호로는 가장 일반적인 계단 입력이 사용되었으며, 그림 2는 ROM과 고차 플랜트와의 계단 입력시의 출력 응답 비교를 나타낸다.




그림 2. 계단 입력에 대한 고차 플랜트와 ROM과의 출력 응답 비교.

Fig. 2. The output comparison for step input of high-order plant and ROM.

ROM를 이용하여 (32)로부터 얻어진 G 는 다음과 같고,

$$\begin{bmatrix} g_2 \\ g_1 \\ g_0 \end{bmatrix} = \begin{bmatrix} 1.0137 \\ -1.2259 \\ 0.4130 \end{bmatrix}$$

(22)로부터 제어기 파라미터는 다음과 같이 결정된다.

$$\begin{bmatrix} K_p \\ K_I \\ K_d \end{bmatrix} = \begin{bmatrix} 0.50031 \\ 0.20070 \\ 0.41300 \end{bmatrix}$$

$y_d(q) = [(q - 0.6449)/(2.3753q^2 - 1.6074q - 0.4116)] r(q)$
(단, $r(z)$ 는 단위계단 기준입력)이 설계사항에 의한 원하는 출력으로 주어졌고, 전개항수 N 과 샘플링 시간 T_s 는 각각 16과 1 초로 설정되었다[13].

그림 3은 제안한 방법으로부터 얻어진 이산 PID 제어기에 의해 보상된 ROM과 고차 플랜트의 출력 응답이다.




그림 3. 제안된 방법으로 설계된 이산 PID 제어기에 의해 보상된 고차 플랜트와 ROM의 출력 응답 비교.

Fig. 3. The output response comparison of high-order plant and ROM by discrete PID controller via the proposed method.

그림으로부터 제안된 방법으로 설계된 이산 PID 제어기에 의해 ROM과 고차의 원 플랜트가 모두 만족스럽게 보상됨을 알 수 있다.

표 2는 제안한 방법으로부터 설계된 이산 PID 제어기에

표 2. 제안한 방법의 이산 PID 제어기에 의해 보상된 고차 플랜트 및 ROM의 출력과 원하는 출력과의 오차 비교

Table 2. Error comparison of the desired output and each output compensated by our approach.

Compensated Plant	Error
Original (8th order)	14.30×10^{-2}
Reduced (2nd order)	9.86×10^{-2}

의해 보상된 ROM 및 고차 플랜트의 출력과 원하는 출력과의 오차를 나타내며, 이때의 오차는 평균자승오차(MSE)이다. 표 2로부터 ROM의 보상된 출력과 원하는 출력 응답과의 오차가 더 작은 것을 알 수 있는데, 이는 ROM을 설계 과정에 이용함으로써 유도된 계산 과정의 간단화와 연산량의 감소에 의한 결과로 사료된다.

검토 1 : 축소 차수 r 의 결정

축소 방법에서 중요한 사항중의 하나는 축소 차수의 결정이다. 이에 대한 많은 연구가 이루어지고 있는데, 본 연구에서는 Fortuna et al.[2]에서 제시한 방법에 기초하여 $r=2$ 로 선택함으로써, 8차의 고차 플랜트를 2차로 저차화시킨 ROM를 유도하였다.

검토 2 : 전개항수 N 의 선택

(1)의 기저함수로 이용한 DWT의 전개항수 N 은 2^p ($p \geq 1$ 인 정수)로 선택될 수 있는데, Lewis et al[14]에서는 허용오차로부터 전개항수를 결정할 수 있는 가장 적합한 방법을 제시하였고, 이에 기초하여 선택된 전개항수의 범위는 $p \geq 4$ 이다. 따라서, 본 연구에서는 연산 부담의 최소화를 위해 $p=4$ 인 16항으로 전개항수 N 을 선택하였다.

검토 3 : 계수 벡터의 계산

(9), (17) 및 (26)의 계수 벡터(즉, C, U, C_r, Y, R)들의 각 원소들은 이산월쉬함수의 직교성에 의해 다음과 같이 결정되며[8], 이로부터 위의 식들의 시퀀스 함수들은 모두 DWT의 기저함수 $\phi_i(k)$ 로 표현이 가능함을 알 수 있다.

$$C_i = \left[\sum_{k=0}^{N-1} c(k) \phi_i(k) \right] / N$$

$$U_i = \left[\sum_{k=0}^{N-1} u(k) \phi_i(k) \right] / N$$

$$C_{ri} = \left[\sum_{k=0}^{N-1} c_{ri}(k) \phi_i(k) \right] / N$$

$$y_i = \left[\sum_{k=0}^{N-1} y(k) \phi_i(k) \right] / N$$

$$r_i = \left[\sum_{k=0}^{N-1} r(k) \phi_i(k) \right] / N$$

$$\text{단, } i = 0, 1, \dots, N-1$$

검토 4 : 연산량의 비교

제어기 파라미터는 (27)로 유도되는 대수적 연립방정식의 해, 즉 (32)로부터 결정된다. 즉, (32)에서 미지의 파라미터 G 는 알고 있는 행렬 D 와 W 에 의해 결정된다.

따라서, 제어기 구현을 위해 요구되는 연산 부담은 이러한 행렬 D 와 W 에 크게 의존됨을 알 수 있다. 모의 실험에 사용된 적용예에 대하여 이를 비교하면 표 3과 같다. 표 3으로부터 비록 행렬 D 와 W 는 같은 차원($R^{3 \times N}$)을 가지나, 이들의 원소를 얻기 위한 연산 부담은 크게 다름을 알 수 있다. 즉, ROM을 이용한 제안하는 방법이 고차 플랜트의 경우보다 요구되는 연산 부담을 감소시킴을 명백히 알 수 있고, 따라서 플랜트가 고차 일수록 제어기 파라미터를 얻기 위해 요구되는 연산 부담을 줄일 수 있다는 측면에서 더욱 효과적일 것으로 예상할 수 있다. 본 연구에서는 원하는 공정 출력을 미리 안다는 가정하에 제어기 파라미터 결정을 위한 설계 과정이 전개되었으나, 이를 항상 알기는 쉽지 않다. 따라서, 이러한 문제를 보완하기 위해서는 원하는 제어 성능도 모델에 의해 자동적으로 측정하게 설정될 수 있는 방법이 요구된다.

VI. 결론

을 이용하여 이산 PID 제어기를 설계하는 간단하고 체계적인 방법이 제시되었다. 제안된 방법은, 고차 플랜트와 유사한 동특성을 갖는 축차된 ROM을 플랜트로 이용하여 미지의 제어기 파라미터를 직접 결정함으로써 체계적인 PID 제어기의 설계를 가능하게 했을 뿐만 아니라, 제어기 설계 과정의 복잡함과 연산 부담을 줄일 수 있었다. 따라서, 제안하는 방법을 고차로 표현되는 전력시스템(power system)등에 적용하면, 서론에서 언급한 바와 같이 전체 시스템의 분석과 제어기 설계에 효과적일 것으로 개대된다. ROM의 유도에서 제어기 파라미터 결정 까지의 순차적 수행이 가능한 본 연구 방법은, 고차의 원플랜트를 직접 이용하는 대신 유사한 동특성을 갖는 ROM을 제어기 설계 과정에 반영하기 때문에, 이로부터 설계된 PID 제어기에 의해 보상되는 전체 시스템이 안정화되기 위한 연구가 이루어져야 할 것으로 사료된다.

표 3. 제안하는 방법과 기존 방법과의 연산 부담 비교.

Table 3. Comparison of computational burden to each method.

	Conventional Method(8th)	Proposed Method(2nd)
D_d	$\begin{bmatrix} \sum_{i=0}^7 \beta_i^+ H T^{i+2} \\ \sum_{i=0}^7 \beta_i^+ H T^{i+1} \\ \sum_{i=0}^7 \beta_i^+ H T^i \end{bmatrix}$	$\begin{bmatrix} \sum_{i=0}^1 \beta_i^+ H T^{i+2} \\ \sum_{i=0}^1 \beta_i^+ H T^{i+1} \\ \sum_{i=0}^1 \beta_i^+ H T^i \end{bmatrix}$
W	$[Y T^{10} + \sum_{i=1}^9 A_i Y T^i]$	$[Y T^4 + \sum_{i=1}^3 A_i Y T^i]$

참고 문헌

- [1] B. C. Kuo, *Digital Control Systems*, Saunder College Publishing, 1992.

- [2] L. Fortuna, G. Nunnari and A. Gallo, *Model Order Reduction Techniques with applications in Electrical Engineering*, Springer Verlag, 1992.
- [3] R. Caponetto, L. Fortuna, G. Muscato and M. G. Xibilia, "Genetic algorithm for controller reduction," *IEEE World Congress on Computational Intelligence*, vol. II, pp. 724-729, 1994.
- [4] R. Caponetto, L. Fortuna, G. Muscato and G. Nunarri, "A direct method for computational the L^∞ norm of a transfer matrix," *Int. J. Franklin Institute*, vol. 329, pp. 591-604, 1992.
- [5] D. Enns, *Model reduction for control system design*, Ph. D. Thesis, Stanford University, 1984.
- [6] R. Isermann, *Digital Control Systems*, Springer Verlag, 1989.
- [7] K. Minh, "Optimal setting for discrete PID controllers," *IEE Proceeding-D*, vol. 139, pp. 31-40, 1992.
- [8] S. KAK, "Binary sequences and redundancy," *IEEE Trans. Syst., Man, Cybern.*, vol. SMC-4, pp. 399-401, 1974.
- [9] Y. Fu and G. A. Dumont, "An optimum time scale for discrete Laguerre network," *IEEE Trans. Auto. Contr.*, vol. 38, pp. 934-938, 1993.
- [10] J. H. Chou and I. R. Horng, "Simple methods for the shift transformation matrix, direct product matrix and summation matrix of discrete Walsh series," *Int. J. Contr.*, vol. 43, pp. 1339-1342, 1986.
- [11] 안두수, 김윤상, 심재선, 이명규, "이산월쉬변환을 이용한 디지털 시스템의 모델 축소 기법에 관한 연구", 대한전기학회 하계학술대회 논문집, pp. 654-656, 1994.
- [12] 김윤상, "이산 월쉬 변환을 이용한 이산 시스템의 모델 축소에 관한 연구," 성균관 대학교 공학석사 학위논문, 1995.
- [13] Y. S. Kim, H. C. Oh and D. S. Ahn, "On the design of digital PID controller via reduced plant," *Proc. of 2nd Asian Control Conference*, vol. I, pp. 753-756, 1997.
- [14] F. L. Lewis, Y. G. Mertzios, G. Vachtsevanos, and M. A. Christodoulou, "Analysis of bilinear systems using walsh functions," *IEEE Trans. Automatic Contrrol*, vol. 35, pp. 119-123, 1990.



김 윤 상

1968년 10월 20일생. 1993년 성균관대 공대 전기공학과 졸업. 동대학원 석사(1995), 동대학원 박사과정 수료 (1998).



오 현 철

1967년 5월 10일생. 1992년 성균관대 공대 전기공학과 졸업. 동대학원 석사(1995), 동대학원 박사과정 수료 (1998).



안 두 수

1937년 6월 9일생. 1960년 서울대 공대 전기공학과 졸업. 1991-1992년 대한전기학회부회장역임. 1997-1998년 Univ. of British Columbia 교환교수. 현재 성균관대 공대 전기전자 및 컴퓨터공학 교수. 당학회평의원.