

論文98-35T-12-13

# ZVS-Full Bridge Converter의 디지털 제어에 관한 연구

## (A Study on the Digital Control of a ZVS-Full Bridge Converter)

崔 賢 植 \* , 李 在 鶴 \*

(Hyun Shic Choi and Jae Hak Lee)

## 요 약

본 논문에서는 스위칭시 ZVS 기능을 갖는 풀 브리지 위상전이 컨버터의 디지털 컨트롤러의 설계에 대해 연구하였다. 디지털 컨트롤러는 인버터나 전동기 구동 시스템에서 넓게 사용되었다. 그러나 디지털 컨트롤러는 고주파 스위칭 파워 서플라이 (특히 풀브리지 DC/DC 컨버터)에는 적용되지 못했었다. 따라서 본 논문에서는 ZVS 기능을 가진 풀 브리지 위상전이 컨버터의 디지털 컨트롤을 위한 방법을 제안하고, 기존의 아날로그 컨트롤러와 비교하였다. 수치 연산 패키지인 MATLAB을 이용한 컴퓨터 시뮬레이션을 통해 제어기 설계를 최적화하였다.

**Abstract**

This paper describes the design of the digital controller for Full-Bridge Phase-shifted converter with zero-voltage switching (ZVS). Although digital control techniques are widely used in the area of inverters and motor drives, their use for the control of high-frequency switching power supply is still rare. Therefore, this paper presents design method of digital controller of Full-Bridge Phase-shifted converter with zero-voltage switching (ZVS) and compares with conventional analog controller. The controller design is optimized by running computer simulation with the MATLAB numerical calculation package.

## I. 서 론

일반적으로, switched mode power converter는 oscillator, error amplifier, PWM 기능을 가진 monolithic IC에 의해 제어된다. 제어루프를 안정화시키기 위해 오차 증폭기에 보상 회로를 붙여야 하는데 이 보상회로는 컨버터의 안정도와 주파수 응답에 영향을 준다. 따라서 컨버터의 성능은 저항과 콘덴서로 구성된 보상 회로에 의해 크게 영향을 받는다. 그러나,

이들 성분들은 보통 전기적인 노이즈나 온도, 경년 등과 같은 환경적인 외란에 의해 영향을 받는다. 최근 10년간 마이크로 프로세서가 고도로 발달함에 따라 정밀 제어를 적은 비용으로 실현할수 있는 디지털 컨트롤 시스템의 실현이 가능하게 되었다.<sup>[1]</sup>

그러나, power supply converter의 디지털 제어 기술은 인버터나 전동기 구동 분야에는 광범위하게 사용되었지만, 아직까지 power supply converter 분야에는 별로 활용되고 있지 않다. 최근 2, 3년 동안, power converter에 디지털 제어 루프를 적용하는 설계 기술에 대한 관심이 모아지고 있다.<sup>[2]</sup> 따라서, 이 분야에 디지털 제어 개념을 적용하는 것에 대한 연구가 진행되고, 이를 실제 적용하여 사용할 수 있는 이

\* 正會員, 舟城大學 電力電子科

(Dept. of Power electronics., Juseong colledge)

接受日字: 1998年8月27日, 수정완료일: 1998年12月8日

론적인 개념을 정립하는 것이 과제이다.

디지털 컨트롤러의 장점은 첫째, 소프트웨어로 설정할 수 있어 제어 방법 변경시 새로운 제어 방식을 프로그램해 주면 되므로 기존의 기계적 제어 방식이나 아날로그회로 제어방식에 비해 가변성이 풍부하고 복잡한 제어 방식을 구현하기가 용이하다. 둘째, 노이즈에 강하고 수동이나 능동소자의 정밀도나 안정도에 덜 영향을 받는다. 셋째, 기계식이나 아날로그회로 방식에 비해 경년 변화의 영향을 덜 받는 등의 장점을 가지고 있다.<sup>[3]</sup>

아날로그 보상회로에 의해 복잡한 제어 법칙을 실현한다는 것은 상당히 어려운 일이고, 때론 불가능하기도 하다. 이러한 어려움은 디지털 컨트롤러를 설계하여 구현하면 쉽게 해결할 수 있다.<sup>[4]</sup> 따라서 본 연구에서는 phase shift full bridge converter를 위한 디지털 컨트롤러를 설계하는 방법을 제안했다. 컴퓨터 시뮬레이션을 통해 설계를 최적화 하였고, 그 특성과 성능에 대해 고찰하였다.

## II. 본 론

### 1. ZVS - Phase Shift Full Bridge Converter의 Topology

종래의 스위칭 컨버터에서는 동작의 편이성으로 인해 방형파 PWM 컨버터가 많이 사용되었다. 이 기존의 방형파 PWM 컨버터는 각 암 대각선 스위치( $Q_1$ 과  $Q_4$ ,  $Q_2$ 와  $Q_3$ )가 동시에 각각 턴-온과 턴-오프하면서 입력 파워를 출력에 전달한다. 이러한 구조를 갖는 컨버터 동작의 문제점은 4개의 스위치 모두가 턴-오프 되기 때문에 고주파 변압기 누설 인덕턴스에 축적된 에너지가 디바이스 재료가 갖는 캐페시턴스와 함께 심각한 기생 진동을 일으킨다. 또한, 고전력밀도에 대한 요구가 증가함에 따라 스위칭 주파수도 점점 높아지게 되는데, 이런 주파수에서 방형파 컨버터는 스위칭 손실이 매우 커지고 과도한 열이 발생하게 된다. 스위칭 손실을 줄이고, 고주파 동작을 가능케 하기위한 여러 가지 방법들이 나오고 있다. 이중 한가지인 위상전이 풀 브리지 컨버터(Phase Shift Full Bridge Converter)는 컨트롤 특성이 PWM 컨버터와 유사하면서, 0 [V] 전압 스위칭을 위한 스위칭 변위를 제어하기 위해 parasitic elements를 사용하며, 공진형

컨버터의 문제점인 공진 피크치를 감소시켜 스위칭 소자의 스트레스를 제한할 수 있다.




그림 1. ZVS Phase - Shift Full Bridge Converter의 주 회로도

Fig. 1. Main circuit of ZVS Phase - Shift Full Bridge Converter.

그림 1에 있는  $Q_1Q_2$ ,  $Q_3Q_4$  간의 위상전이(phase shift)를 제어하면, 그림 2와 같은 파형이 노드 A와 노드 B 사이에서 만들어진다.




그림 2. ZVS Phase - Shift Full Bridge Converter의 동작파형

Fig. 2. Typical Waveform of ZVS Phase - Shift Full Bridge Converter.

### 2. 제어 요소에 따른 출력 전달함수

이 컨버터의 동작은 그림 3과 같이 buck 컨버터와 동일하다. 스위치 S가 온일 때 L1에 인가되는 전압은  $(V_s - V_{out})$ 이고 오프일 때 L1에 인가되는 전압은  $-V_{out}$ 이다. 스위치 S가 온, 오프를 반복할 때, 인덕터 L1에 흐르는 전류값  $\Delta I_L$ 은 다음과 같이 나타낸다.

$$\Delta I_L = (V_s - V_{out}) \times T_{ON} / L1 \quad (S=ON) \quad (1)$$

$$\Delta I_L = V_{out} \times T_{OFF} / L1 \quad (S=OFF) \quad (2)$$

이상적으로 L이 포화되지 않기 위해 각각의 전류 변화량이 같아야 하므로

$$(V_s - V_{out}) \times T_{ON} / L1 = \Delta I_L = V_{out} \times T_{OFF} / L1 \quad (3)$$




그림 3. 컨버터의 동작 원리도

Fig. 3. Basic circuit of the Converter.

따라서 Buck converter의 입, 출력은 다음과 같은 관계가 있다.

$$V_{out} = V_s D \quad (4)$$

(여기서, D는 듀티 사이클이다.)

디지털 컨트롤러를 설계하기 위해서는 다음과 같은 컨버터의 전달 함수가 필요하다.

$$G(s) = \frac{V_{out}(s)}{D}$$

$$= V_s \frac{sRC_2r_c + R}{s^2C_2L_1(R+r_c) + s[RC_2r_c + C_2r_L(R+r_c) + L_1] + r_L + R} \quad (5)$$

### 3. 시스템의 이산화

시스템을 이산화할 경우 z 변환을 이용하게 되는데, z 변환은 이산 영역에서 시스템을 분석하고, 해석하는 아주 유용한 방법이다.

z 변환의 주된 장점은 연속 시간 영역에서 라플라스변환의 장점과 유사하게, 상대적으로 단순한 대수식으로 식의 복잡성을 감소시키는데 있다.

주파수 영역에서 시스템을 분석할 때, 그 안정도는 s 평면상의 극의 위치에 좌우된다.

제어 이론상 시스템 전달 함수의 모든 극이 s 평면상의 좌 반면에 위치하면 안정적이고, z 변환에서는, s 평면의 좌 반면이 z 평면상의 단위 원으로 사상된다.

따라서, 디지털 시스템은 페루프 필스 전달함수의 모든 극이 z 평면상의 단위원 안에 위치하면 안정하게 된다.<sup>[5]</sup>

연속 영역의 전달함수에 대한 이산 등가 모델은 다음과 같다.

샘플링 이론을 이용하여 궤환 루프를 해석하는 기법은 그림 4에서 점선의 원쪽면에 있는 신호들에 대한 리플라스 변환을 구한 후, 궤환 루프 전체에 대해 연속 영역에서 다루었던 전달 함수를 이용한 해석방법을

그대로 적용하는 것이다. 그림 4에서 D/A 변환기를 구현하기 쉬운 영차홀드로 구성한다면 영차홀드를 포함한 시스템의 이산 전달함수는 다음과 같이 표현할 수 있다.

$$G_0(z) = Z[G_{ZOH}(s) \cdot G(s)] \quad (6)$$




그림 4. 연속 영역의 전달 함수에 대한 이산 등가 모델의 블록도

Fig. 4. Block diagram of Discrete Equivalent Model for Continuous Domain Transfer-function.

z 변환의 정의를 이용하여 위 식을 다시 표현하면 다음과 같이 된다.

$$G_0(z) = (1 - z^{-1}) Z\left(\frac{G(s)}{s}\right) \quad (7)$$

그러나 디지털 컨트롤러는 t=kT에서 샘플링 되는 컨버터의 출력전압이 t=(k+1)T에서 구동신호의 듀티 사이클을 계산하는데 이용되기 때문에, 신호가 궤환 루프를 통과하기 위해 1 샘플링 시간만큼의 지연이 발생한다.

복소 변수 z가 1 샘플링 지연을 나타내기 때문에 시스템의 결과적인 필스전달 함수는 다음과 같이 된다.

$$G_0(z) = \frac{(1-z^{-1})}{z} Z\left(\frac{G(s)}{s}\right) \quad (8)$$

### 4. 주파수 응답 분석

연속 시스템과 유사하게, 이산 시스템의 주파수 응답도 분석할 수 있다. 하지만, z 변환은 s 평면의 좌측 반쪽 부분을 z 평면의 단위원으로 사상한다. 종래의 주파수 응답법은 좌측 반쪽 평면 전체를 다루기 때문에 z 평면에는 적용되지 않는다. 그러나 z 평면의 필스 전달함수를 w 평면으로 변환함으로서, 문제를 해결할 수 있다. 일반적으로 쌍일차 변환이라 불리는 변환은 다음과 같이 정의된다.

$$z = \frac{1 + (T/2)w}{1 - (T/2)w} \quad (9)$$

(여기서, T는 고려중인 이산 시간 제어계의 정적 위치이다.)

$z$  평면에 주어진 펄스 전달함수를  $w$ 의 유리수 함수로 변환함으로서 주파수 응답법은 이산 시간 제어계로 확장할 수 있다.  $z$  변환과  $w$  변환을 통해  $s$  평면의 좌측 반쪽의 빛금친 부분은  $z$  평면의 단위원으로 사상되고, 다시  $w$  평면의 좌측 반쪽 전체로 사상된다.




그림 5.  $s$  평면,  $z$  평면,  $w$  평면간의 상관 관계  
Fig. 5. Relationship of  $s$ -plane,  $z$ -plane and  $w$ -plane.

### 5. 아날로그 보상회로

궤환제어시의 설계 목적은 전체 루프이득을  $-1$  기울기( $-20\text{dB}$ )로  $0\text{ dB}$ (unit 게인) 라인을 교차하도록 설계하는 것이다.<sup>[6]</sup> 그림 6의 회로는 switched mode power converter의 개루프 전달함수를 보상하는 데 흔히 사용되는 오차 증폭기 회로이다. 그림 6의 오차 증폭기는 하나의 영점과 두 개의 극점을 갖는다. 영점과 두 번째 극점 사이는 평탄한 이득 특성을 보이는데 switched mode power converter 제어 회로의 루프 이득의 주파수 특성에서 교차 주파수가 이 영역 사이에 오도록 설계를 한다. 오차 증폭기의 전달함수는 다음과 같다.

$$K(s) = \frac{V_e(s)}{V_o(s)} = \frac{(1 + sC_1R_2)}{s(C_1 + C_2)R_1 \left[ 1 + s \frac{C_1C_2}{(C_1 + C_2)R_2} \right]} \quad (10)$$

영점 주파수  $f_z$  및 극점 주파수  $f_p$ 는 각각 다음과 같다,

$$f_z = \frac{1}{2\pi C_1 R_2} \quad (11)$$

$$f_p = \frac{C_1 + C_2}{2\pi C_1 C_2 R_2} \cong \frac{1}{2\pi C_2 R_2} \quad (12)$$




그림 6. 오차증폭 보상회로  
Fig. 6. Error Amplifier Compensation.

그리고  $\omega_z$  와  $\omega_p$  사이의 직류 이득  $A_v$ 는 다음과 같다.

$$A_v = \frac{R_2}{R_1} \quad (13)$$

오차증폭 보상회로는 저주파에서 높은 이득을 갖기 때문에, 입력과 부하의 레귤레이션이 개선될 수 있다. 반면, 고주파에서는 보상회로의 이득이 계속해서 감소하기 때문에, power converter 출력으로부터의 고주파 리플이나, 노이즈를 억제한다.

### 6. 아날로그 보상 회로의 이산화

아날로그 보상 회로는 bilinear에 의해 이산화 시킬 수 있다. 이 변환은 복소 변수를 다음과 같이 간단하게 대체한다.

$$Z = e^{Ts} = \frac{e^{Ts}}{e^{-Ts}} = \frac{1 + \frac{e^{Ts}}{2} + \frac{\left(\frac{e^{Ts}}{2}\right)^2}{2!} + \dots}{1 + \frac{e^{-Ts}}{2} + \frac{\left(\frac{e^{-Ts}}{2}\right)^2}{2!} + \dots} \quad (14)$$

제곱항 이상을 무시하면  $z$ 와  $s$ 의 대응관계는 다음과 같이 쓸 수 있다.

$$s = \frac{2}{T} \cdot \frac{z-1}{z+1} \quad (15)$$

따라서, 이산화된 아날로그 컨트롤러의 폴스 전달 함수는 다음과 같이 된다.

$$K(z) = K \frac{2}{T} \frac{1-z^{-1}}{1+z^{-1}} \quad (16)$$

### 7. 디지털 PID 컨트롤러 설계

연속시간 제어 시스템의 설계에 널리 이용되고 있는 제어기의 하나는 PID 컨트롤러이다. 연속시간 제어 시스템에서의 PID 제어 원리가 디지털 제어에도 동일하게 적용될 수 있다.

연속 시스템에서의 라플라스 변환과 유사하게, 이산 영역에서의 적분기와 미분기를 폴스 전달 함수로 나타내면, 결과적으로 디지털 PID 컨트롤러는 다음과 같이 표현된다.<sup>[7]</sup>

$$D(z) = K_p \times \left\{ 1 + \frac{T_z}{T_I}(z-1) + \frac{T_D(z-1)}{T_z} \right\} \quad (17)$$

디지털 컨트롤러의 출력은 다음과 같이 주어진다.

$$u = D(z) \cdot e \quad (18)$$

(여기서,  $D(z)$ 은 discrete controller이고  $e$ 는 error이다.)




그림 7. 디지털 PID 제어기의 구성도

Fig. 7. Block diagram of Digital PID Controller.

### III. 시뮬레이션 결과 및 검토

시뮬레이션은 알고리즘과 수식들을 이용하여 MATLAB으로 시행하였다. 시뮬레이션 순서는 첫 번째, 모델링한 시스템을 이용하여 구한 시스템의 전달 함수를 이용하여 시스템 자체의 주파수 응답 특성을 알아 보았으며, 두 번째 이 시스템에 기준의 오차 증폭기를 이용한 아날로그 제어기를 부착했을 때의 주파수 응답 특성을 알아 보았고, 세 번째 이 아날로그 증폭기를 이산화 시킨 아날로그 이산화 제어기를 시스템

에 부착했을 때의 주파수 응답 특성을 살펴보았다. 마지막으로 아날로그 PID 제어기를 디지털 PID 제어기로 변환하여 시스템에 부착했을 때의 주파수 응답 특성을 검토하였다.

그림 8은 시스템에 기존의 오차 증폭기를 이용한 아날로그 제어기를 부착했을 때의 주파수 응답 특성을 나타낸 것이다. 점선으로 표시된 것이 시스템의 주파수 응답 특성을, 일점쇄선으로 표시된 것이 아날로그 제어기의 주파수 응답 특성, 실선으로 표시된 것이 시스템에 오차 증폭기를 이용한 아날로그 제어기를 부착했을 때의 주파수 응답 특성이다. 시스템에 오차 증폭기를 이용한 아날로그 제어기를 부착했을 때의 위상 여유는  $52^\circ$ , 이득 여유는 20 dB이 됨을 볼 수 있다.




그림 8. 시스템+아날로그 제어기 경우의 주파수 응답 특성.

Fig. 8. Frequency Response of System + Analog Controller.

그림 9는 시스템에 아날로그 제어기와 이산화 한 아날로그 이산화 제어기를 부착했을 때의 주파수 응답 특성을 나타낸 것이다. 점선으로 표시된 것이 이산화 한 시스템의 주파수 응답 특성이고, 일점쇄선으로 표시된 것이 아날로그 이산화 제어기의 주파수 응답 특성이며, 실선으로 표시한 것이 이산화한 시스템에 아날로그 이산화 제어기를 부착했을 때의 주파수 응답 특성이다. 그림에서 볼 수 있듯이 이산화한 시스템에 아날로그 이산화 제어기를 부착한 경우 위상 여유는  $30^\circ$ , 이득 여유는 7 dB이 됨을 알 수 있다.

그림 10은 시스템에 아날로그 PID 제어기를 이산화 한 디지털 PID 제어기를 부착했을 때의 주파수 응답 특성을 나타낸 것이다. 점선으로 표시된 것이 이산화

한 시스템의 주파수 응답 특성이고, 일접 쇄선으로 표시된 것이 디지털 PID 제어기의 주파수 응답특성을, 실선으로 표시된 것이 이산화한 시스템에 디지털 PID 제어기를 부착했을 때의 주파수 응답 특성이다. 그럼에서 볼 수 있듯이 이산화한 시스템에 디지털 PID 제어기를 부착한 경우 위상 여유는  $63^\circ$  이고 이득 여유는  $25\text{dB}$ 이 됨을 볼 수 있다.




그림 9. 시스템+ 이산화 아날로그 제어기 경우의 주파수 응답 특성

Fig. 9. Frequency Response of System + Discretized Analog Controller.




그림 10. 시스템+디지털 PID 제어기 경우의 주파수 응답 특성

Fig. 10. Frequency Response of System + Digital PID Controller.

이상의 시뮬레이션 결과에서 알 수 있는 것은 첫 번째 디지털 PID 제어기의 성능이 시스템의 안정성과 밀접한 관계가 있는 위상여유와 이득여유 면에서 아날

로그 제어기와 이산화 시킨 아날로그 제어기의 성능에 비해 좋다는 것과, 세 가지 경우 중 이산화 시킨 아날로그 제어기의 성능이 상대적으로 가장 좋지 않다는 것을 알 수 있었다. 디지털 PID 컨트롤러의 성능이 좋은 이유는 오픈 루프 power converter 의 원래 극을 제거할 수 있고, 그것을 최적의 위치로 재배치 할 수 있는 특징 때문이라 생각된다. 두 번째로 알 수 있는 것은 아날로그 제어기의 설계에 반해 디지털 제어기 설계가 상대적으로 용이하면서, 연속 시스템에 적용되었던 제어 이론이 그대로 적용될 수 있다는 것을 알 수 있다.

#### IV. 결 론

본 논문에서는 스위칭시 ZVS 기능을 갖는 풀 브리지 위상전이 컨버터의 디지털 제어기의 설계 방법과 설계된 제어기를 시스템에 부착했을 때의 주파수 응답 특성에 대해 연구하였다. 최근까지 디지털 제어기는 인버터나 전동기 구동 시스템 등에서는 넓게 사용되었지만 고주파 스위칭 power converter에는 적용되지 못했었다.

따라서 본 논문에서는 power converter 중에서 ZVS 기능을 가진 풀 브리지 위상전이 power converter의 디지털 제어를 위한 방법들을 제안하고, 기존의 아날로그 컨트롤러와 비교하였다. 비교 결과 다음과 같은 결론을 얻었다.

- 1) 이산화시킨 아날로그 제어기의 성능은 아날로그 제어기나 디지털 PID 제어기만큼 특성이 좋지는 않았지만, 비교적 안정적이었다.

- 2) 디지털 PID 제어기의 성능은 이득 여유나 위상 여유면에서 아날로그 컨트롤러를 사용한 경우나, 이산화 시킨 아날로그 제어기를 사용한 경우보다 좋다는 것을 알 수 있었다.

- 3) 아날로그 제어기의 설계에 비해 디지털 제어기 설계는 프로그램으로 처리 할 수 있어 단순하고, 다양한 제어변환이 가능하면서, 연속 시스템에 대한 제어 이론이 그대로 적용될 수 있다는 것을 시뮬레이션 과정을 통해 확인 할 수 있었다.

#### 참 고 문 헌

- [1] I. K. Ellis, A. J. Forsyth, Z. Lu, "A

- High-Performance Digital Phase-Shift Controller For The Zero-Voltage-Switched Fullbridge Converter", EPE, pp. 3.173-3.178, 1997.
- [ 2 ] P. F. Kocybik, K. N. Bateson, "Digital Control of a ZVS Full-Bridge DC-DC Converter", IEEE, pp. 687-693, 1995.
- [ 3 ] 이해영, "디지털 제어", 시그마프레스, pp. 84-88
- [ 4 ] C.H. Chan, M.H. Pong., "DSP CONTROLLED POWER CONVERTER", IEEE catalogue no. 95TH8025., pp. 364-369.
- [ 5 ] Gene F. Franklin, J. David Powell, Michael L. Workman "Digital Control of Dynamic Systems", Second Edition, Addison-Wesley, pp. 224-226, 1992.
- [ 6 ] 김희준 "스위치모드 파워서플라이", 성안당, pp. 112-116
- [ 7 ] Benjamin C. KUO "Digital Control System", pp. 443-447.

## 저자 소개



崔 賢 植(正會員)

1987년 중앙대학교 전기공학과(공학사). 1989년 중앙대학교 대학원 전기공학과(공학석사). 1994년 중앙대학교 대학원 전기공학과(공학박사). 1992년 ~ 1994년 (주)서호전기 기술위원. 1994년 ~ 현재 주성대학 공학 I 학부 전력전자전공 조교수. 주관심분야는 반도체소자, 제어 회로 시뮬레이션



李 在 鶴(正會員)

1989년 중앙대학교 전기공학과 졸업. 1991년 중앙대학교 대학원 전기공학과 졸업. 1990년 ~ 1996년 (주) 이화전기 기술연구소 1996년 ~ 현재 HAN-TECH. 주관심분야는 DC/DC 컨버터, 디지털제어