

論文98-35D-6-6

## 과도 증속 확산(TED)의 3차원 모델링

### (Three-dimensional Modeling of Transient Enhanced Diffusion)

李濟熙\*, 元太映\*

(Jae-Hee Lee and Tae-Young Won)

#### 要 約

본 논문에서는 본 연구진이 개발 중인 INPROS 3차원 반도체 공정 시뮬레이터 시스템에 이온주입된 불순물의 과도 확산(TED, transient enhanced diffusion) 기능을 첨가하여 수행한 계산 결과를 발표한다. 실리콘 내부에 이온주입된 불순물의 재분포를 시뮬레이션하기 위하여, 먼저 몬테카를로 방법으로 이온주입 공정을 수행하였고, 유한요소법을 이용하여 확산 공정을 수행하였다. 저온 열처리 공정에서의 봉소의 과도 확산을 확인하기 위하여, 애피 성장된 봉소 애피층에 비소와 인을 이온 주입시킨 후, 750°C의 저온에서 2시간 동안 열처리 공정을 수행하였다. 3차원 INPROS 시뮬레이터의 결과와 실험적으로 측정한 SIMS 데이터와 그 결과가 일치함을 확인하였다. INPROS의 점결합 의존성 과도 증속 확산 모델과 소자 시뮬레이터인 PISCES를 이용하여 역 단채널 길이 효과(RSCE, reverse short channel effect)를 시뮬레이션하였다.

#### Abstract

In this paper, we report the first three-dimensional simulation result of the transient enhanced diffusion(TED) of dopants in the ion-implanted silicon by employing our 3D semiconductor process simulator, INPROS system. In order to simulate three-dimensional TED redistribution of dopants in silicon, the dopant distributions after the ion implantation was calculated by Monte Carlo(MC) method, followed by finite element(FE) numerical solver for thermal annealing. Excellent agreement between the simulated 3D profile and the SIMS data has been obtained for ion-implanted arsenic and phosphorus after annealing the boron marker layer at 750°C for 2 hours. Our three-dimensional TED simulation could successfully explain the reverse short channel effect(RSCE) by taking the 3D point defect distribution into account. A coupled TED simulation and device simulation allows reverse short channel effect on threshold to be accurately predicted.

#### I. 서 론

최근 서브 마이크론의 미세 소자 제작 공정에 있어

\* 正會員, 仁荷大學校 電子電氣 컴퓨터 工學部  
(School of Electrical and Computer Engineering, Inha University)

※ 본 연구는 1997년도 인하대학교 교내 연구비의 지원으로 수행되었음

接受日字: 1997年4月2日, 수정완료일: 1998年5月21日

고온 공정에서의 불순물의 재분포를 막기 위하여 저온 공정을 이용한 소자의 제작 공정이 매우 큰 관심을 모으고 있다. 그러나, 일반적으로 알려진 바와는 반대로 저온공정에서의 불순물 확산은 고온 공정에서 보다도 더욱 심각한 영향을 미침을 확인하였다<sup>[1] [2] [3]</sup>. 이는 이온주입, 산화 등의 선형 공정에 의한 점결합(point defect)의 발생이 확산에 영향을 미치기 때문이며, 따라서, 900°C이하의 낮은 공정 온도에서도 점결합에 의한 불순물 확산이 매우 심각한 문제를 초래

한다. 이러한 점결합 의존적 확산을 과도 증속 확산 (TED, transient enhanced diffusion)이라 하며, 서브 마이크론 미세 소자의 게이트 아래 영역에서 RSCE (reverse short channel effect) 현상을 발생시켜서 채널 보정용 불순물의 분포가 변화되어 문턱전압을 증가시킨다.<sup>[4] [5] [6]</sup>

최근의 연구 논문에서 RSCE 효과(reverse short channel effect)는 단순히 채널 아래 영역의 불순물이 넓게 확산되는 효과에 의한 것이 아니라 채널 아래의 채널 보정용 불순물 분포가 표면쪽으로 파일업(pile-up)되는 현상 때문인 것이 밝혀졌다<sup>[9]</sup>. 이러한 파일업은 점결합이 실리콘 기판 표면에서 매우 빠르게 재결합되면서 발생하는 점결합의 유속 성분이 불순물을 표면쪽으로 과다하게 확산시키기 때문이다. 따라서, 점결합의 유속 성분을 고려하기 위해서는 불순물의 확산 뿐 아니라 점결합의 확산 및 유속의 변화도 동시에 계산되어져야 한다. 그러나, 현재까지 SUPREM IV 등의 상용화된 프로그램들은 점결합 의존 확산 방정식의 계산에서, 수치해석적인 어려움으로 점결합의 유속 모델을 고려하지 않고 유속 방정식을 균사적으로 풀어하였다. 이온주입 등의 공정에 의한 점결합의 크기만을 고려하여, 확산 계수에 비례상수를 곱하는 형태로 과도 증속 확산을 해석하였다. 또한, 현재까지 반도체 공정 시뮬레이터는 2차원으로만 개발되었기 때문에 3 차원적 형상을 확인할 수 없었다. 최근 ISE 등에서 3 차원 반도체 공정 시뮬레이터의 개발이 활기를 띠고 있지만 아직까지 만족할 만한 성과를 내지는 못하고 있는 실정이다.

따라서, 본 연구에서는 저온 공정에서의 점결합에 의한 불순물의 재분포를 해석하기 위하여, 3차원 INPROS(Inha PROcess Simulator) 확산 시뮬레이션 모듈을 개발하였다. 이온주입에 의한 점결합 의존적 확산을 시뮬레이션하기 위하여, 점결합 모델을 결합한 확산 모델을 사용하였다. 확산 모델은 고농도 확산 의존성 및 불순물의 전계 의존성, 점결합 의존성, 접합면에서의 분리 현상(segregation), 점결합의 벌크 재결합, 표면 재결합 등의 모델을 포함하고 있다. INPROS 확산 모듈을 이용한 이온주입 후의 점결합 의존적 불순물의 재분포를 계산하기 위해 봉소(boron)를 에피 성장시켜서 점결합이 없는 층을 형성하고 여기에 이온주입 공정으로 불순물을 주입하여, 봉소가 확산되는 것을 확인하였다. 또한, 확산 공정 시뮬레이-

션 결과를 이용하여 2차원 소자 시뮬레이션을 수행하고, 과도 증속 확산에 의한 문턱전압의 변화를 관찰하였다.

## II. 확산 시뮬레이터 구성도

INPROS 확산 시뮬레이터는 MOSFET 소자의 특성을 분석하기 위하여 그림 1과 같은 과정으로 계산을 수행한다. 초기에 사용자의 입력 사항에 준하여 INPROS 메쉬 생성기로 3차원 메쉬를 형성한 다음, 3D INPROS 확산 계산기에서 유한요소법(FEM) 수치해석 방식으로 확산 계산을 수행한다.




그림 1. 과도증속확산 시뮬레이션의 흐름도  
Fig. 1. Work flow for TED Simulation.

3차원 메쉬 생성기는 사면체를 기본형으로 사용하며, 구조형 메쉬 생성기 및 비구조형 메쉬 생성기를 가지고 있다. 또한 적응 메쉬 생성기능을 포함하고 있어, 불필요한 메쉬의 삭제나 정확도의 증가를 위해 노드 삽입 기능을 가지고 있다. 확산 모델은 고농도 확산 의존성 및 불순물의 전계 의존성, 점결합 의존성, 접합면에서의 분리 현상(segregation), 점결합의 벌크 재결합, 표면 재결합 등의 모델을 포함하고 있다. 3차원 계산은 막대한 계산 시간을 요함으로 병렬 FEM 계산기를 개발하였다. 유한요소법 수치해석기는 전체 강성 행렬을 푸는데 대부분의 계산 시간을 소비한다. 따라서, 병렬 행렬 계산기를 INPROS에 접목시켜 계산시간을 단축시켰다. 확산 공정 시뮬레이션 결과를 이용하여 문턱전압의 변화를 확인하기 위하여 2차원 소자 시뮬레이터인 PISCES-IIIB에 INPROS 시뮬레이션 결과를 입력한다. 3차원 데이터를 2차원으로 변환하기 위하여 데이터 변환기를 거치게 된다.

PISCES의 결과를 이용하여 문턱전압을 추출하고, RSCE 효과를 관측할 수 있도록 시스템 환경을 구축하였다. 3D INPROS의 그래픽 사용자 인터페이스는 워크스테이션 환경에서 TCL/TK 언어로 구현하였다. 제2도에 도시된 바와 같이 사용자는 명령 단추만을 사용하여 공정 조건을 입력하고, 그 결과를 확인할 수 있도록 제작되었다.




그림 2. 3차원 INPROS 시스템의 사용자 환경 인터페이스

Fig. 2. Schematic diagram of 3D INPROS GUI system.

### III. 확산 모델

불순물의 확산 방정식은 퍽(Fick)의 확산식으로부터 틈새 위치 확산 메카니즘과 대체 위치 확산 메카니즘을 적용하여 다음과 같이 구할 수 있다<sup>[12]</sup>.

$$\frac{\partial C}{\partial t} = -\nabla \cdot (\vec{J}_I + \vec{J}_V) \quad (1)$$

(1)식에서  $J_I$ 는 틈새형(interstitial)에 의한 불순물의 확산 유속을 의미하며,  $J_V$ 는 결공형(vacancy)에 의한 확산 유속을 의미한다. 각각의 유속 방정식은 다음과 같이 표현된다.

$$\vec{J}_I = -D_I [\nabla(C_I \frac{I}{r}) - Z(C_a \frac{I}{r}) \frac{q\vec{E}}{kT}] \quad (2)$$

$$\vec{J}_V = -D_V [\nabla(C_V \frac{V}{V^*}) - Z(C_a \frac{V}{V^*}) \frac{q\vec{E}}{kT}] \quad (3)$$

$C_I$ 는 틈새형 불순물의 농도를 나타내고,  $D_I$ 는 틈새형 불순물의 확산 계수이다. 마찬가지로,  $C_V$ 는 결공형 불순물의 농도를 나타내고,  $D_V$ 는 결공형 불순물의 확산

계수이다. 불순물의 확산 유속은 접결합의 영향과 동시에 분순물의 농도 분포에 의한 전계에도 영향을 받는다. 불순물 농도에 의한 전계의 영향을 (2)식과 (3)식의 마지막 항에 추가하였다.  $Z$ 는 분순물의 이온화 전하를 나타내어, 주계 불순물(donor)은 +1을 가지며, 반계 불순물(acceptor)은 -1을 가진다.  $C_a$ 는 전기적으로 활성화된 불순물의 농도를 나타낸다. 전계 분포는 다음과 같이 농도의 그레디언트 식으로 표현된다.

$$\begin{aligned} \vec{E} &= -\nabla \psi \\ &= -\frac{kT}{q} \frac{1}{n} \nabla n \end{aligned} \quad (4)$$

(2)식과 (3)식의 확산 계수,  $D_I$ 와  $D_V$ 는 불순물의 하전 특성과 불순물의 농도에 의존하는 특성을 보인다. 따라서, 각각의 확산 계수는 다음의 식(5)와 같이 표현되어 진다.

$$D_x = D_x^+ + D_x^- \left( \frac{n}{n_i} \right)^2 + D_x^- \left( \frac{n}{n_i} \right) + D_x^- \left( \frac{n}{n_i} \right)^{-1} + D_x^- \left( \frac{n}{n_i} \right)^{-2} \quad (5)$$

불순물의 종류에 따라서 여러 가지의 하전 특성을 보여, 붕소의 경우 대부분의 불순물은 중성입자와 양의 1가로 하전 되어  $D^0$  와  $D^+$  계수만이 확산에 영향을 미치며, 인은 중성, 음의 1가, 음의 2가로 하전되어  $D^0$  와  $D^-$ ,  $D^{--}$  계수가 확산에 영향을 준다.

접결합도 불순물과 마찬가지로 시간에 따라 확산된다. 따라서, 접결합 의존성 확산 방정식을 계산하기 위해서는 불순물의 확산 방정식과 틈새형 접결합의 확산 방정식, 결공형 접결합의 확산 방정식을 동시에 풀어야 한다. 접결합은 불순물의 확산에 비해 매우 빠르게 확산되며, 기판 내부에서의 재결합과 표면에서의 재결합, 그리고 생성되는 접결합을 고려한 확산 방정식이 사용된다<sup>[7]</sup>. 따라서, 틈새형 접결합과 결공형 접결합의 확산 방정식은 (6)식과 (7)식과 같이 쓸 수 있다.

$$\frac{\partial C_I}{\partial t} = -\nabla \cdot (D_I \nabla C_I) - K_r(C_I C_V - C_I^* C_V^*) - R_{surf} + G_I \quad (6)$$

$$\frac{\partial C_V}{\partial t} = -\nabla \cdot (D_V \nabla C_V) - K_r(C_I C_V - C_I^* C_V^*) - R_{surf} + G_V \quad (7)$$

$C_I$ 와  $C_V$ 는 각각 틈새형 접결합과 결공형 접결합의 농도를 나타내고,  $K_r$ 은 기판 내부의 재결합률(recombination rate)을 의미하며, 기판 내부에서의 재결

함은 생성된 점결합과 평형상태의 점결합 농도의 차이에 비례한다.  $C_x^*$ 는 평형상태의 농도를 의미한다. 실리콘 표면에서의 점결합 경계조건은 (8)식과 같이 점결합의 재결합 항과 점결합의 생성 항으로 구성된다. 표면에서 점결합은  $K_x$ 의 비율로 재결합되고, 열산화 공정 등에 의해서 틈새형 점결합 등이 생성되기도 한다.

$$-D_x \frac{\partial C_x}{\partial n} + K_x(C_x - C_x^*) = G_x(x, t) \quad (8)$$

#### IV. 점결합 모델과 클러스터 모델

과도 증속 확산의 원인이 되는 점결합은 주로 이온 주입 공정이나 산화 공정 중에 생성된다. 산화막이 성장할 때에는, 산화막과 실리콘 사이에 격자 불일치로 인하여 틈새형 점결합 농도가 매우 높아지고, 반면에 결공형 점결합은 많아진 틈새형 점결합과의 재결합으로 평형상태 이하로 현저하게 감소된다. 따라서, 틈새형 점결합의 확산 메카니즘에 많은 영향을 받는 붕소나 인 등의 불순물은 계면에서 확산이 매우 현저하게 증가(OED, oxidation enhanced diffusion)하는 반면, 결공형 점결합 메카니즘에 의존하는 비소 등의 불순물은 확산이 감소하는 현상(ORD, oxidation retarded diffusion)이 나타난다<sup>[8]</sup>.

이온주입 공정에서는, 두가지 형태의 점결합이 생성된다. 그 하나는, 높은 에너지를 가진 입자가 실리콘 격자와 충돌하면서 격자 구조가 손상되어 프렌켈 결합(prenkel pair)이 형성된다. 진행하는 입자가 에너지를 잃어서 정지하면 실리콘 입자와 대체 결합(substitutional)을 하면서 실리콘 입자는 틈새형 점결합이 된다<sup>[12]</sup>. 이온주입 후 발생하는 틈새형-결공형 쌍은 불순물의 확산 시간에 비해 매우 빠른 속도로 재결합하여 불순물의 확산에 영향을 미치지 못한다. 그러나, 주입된 이온 입자가 실리콘 입자와 대체 결합으로 실리콘 격자 위치에 결합되면서 발생하는 틈새형 점결합은 곧바로 재결합하지 못하였고, 불순물의 과도 증속 확산을 야기시킨다. 따라서, 틈새형 점결합 만이 과도 증속 확산에 영향을 미치므로, 과도 증속 확산을 위한 점결합의 발생은 “플러스 원(plus one)” 모델을 적용하였다<sup>[4]</sup>. 플러스 원 모델은 대체 결합에 의한 점결합의 분포이므로, 불순물의 분포와 그 형태가 같으며, 점결합의 크기는 불순물 분포에 비례 상수를 곱

해서 구해진다.

이온주입 공정에 의해 생성된 틈새형 점결합은 클러스터(cluster)를 형성하여 열처리 초기에는 불순물의 확산에 영향을 미치지 못한다. 그러나, 시간이 지남에 따라 클러스터 결합이 이완(release)되면서 틈새형 점결합이 생성되고, 확산되면서 불순물의 확산에 영향을 주게 된다. 따라서, 형성된 클러스터로부터 결합이 이완되면서 발생하는 점결합은 다음의 (9)식과 같이 수식화된다.

$$I_{released} = f \times \left( \frac{int(x)}{\tau} \right) \exp(-\frac{t}{\tau}) \quad (9)$$

(9)식에서  $int(x)$ 는 초기 클러스터의 분포를 의미하며,  $f$ 는 데이터 보정 상수이다.  $\tau$ 는 이완 시간 계수(release time-constant)이다. (9)식에서와 같이 점결합은 시간에 지수적으로 비례하여 생성되며, 초기에는 불순물의 농도가 제일 높은 영역에서 점결합이 가장 많이 존재하지만, 점결합의 확산 속도가 매우 빨라서, 기판 내부에서는 거의 일정한 값의 점결합 분포를 가진다.

#### V. TED 시뮬레이션

일반적으로 점결합 의존 확산 방정식의 계산에서, 수치해석적인 어려움으로 인해 유속 방정식을 근사적으로 풀이하였다. 따라서, (2)식과 (3)식의  $\nabla(C_I(I/I^*))$  항을 근사적으로 다음의 식(10)과 같이 표현하였다<sup>[12]</sup>.

$$\vec{J}_I = -D_I \frac{I}{I^*} \nabla C_I \quad (10)$$

(10)식의 유속 방정식을 이용한 확산 방정식을 이원 확산 방정식(the dual-diffusion equation)이라 한다. 이원 확산 방정식은 점결합의 농도가 확산 계수에 곱해진 형태로써, 점결합의 발생으로 인한 확산의 증가를 해석할 수 있다. 따라서, 단채널 MOS 소자의 RSCE 효과를 야기시키는 과도 증속 확산을 해석하기 위해, 이원 확산 방정식을 적용시켰다.

그러나, 최근의 연구 논문에서는 RSCE 효과(reverse short channel effect)는 단순히 채널 아래 영역의 불순물이 넓게 확산되는 효과에 의한 것이 아니라 채널 아래의 채널 보정용 불순물 분포가 표면쪽으로 파일업(pile-up)되는 현상 때문인 것이 밝혀졌다

[<sup>9</sup>]. 이러한 파일업은 접결합이 표면에서 매우 빠르게 재결합되면서 발생하는 접결합의 유속 성분이 불순물을 표면쪽으로 과다하게 확산시키기 때문이다. 따라서, 이원 확산 방정식은 단순히 접결합의 크기만을 고려하고, 접결합의 유속 성분에 대한 고려는 하지 않으므로, 불순물의 파일업 현상을 해석할 수 없다. 그러므로, 유속 방정식은 다음과 같이 접결합의 유속을 고려할 수 있도록 다음의 (11)식과 같이 표현되어야 한다.

$$\vec{J}_I = -D_I \left( \frac{I}{I'} \nabla C_I + C_I \nabla \left( \frac{I}{I'} \right) \right) \quad (11)$$

(11)식의 유속 방정식은 접결합의 농도 분포를 고려할 뿐 아니라, 접결합의 유속 분포도 고려된 방정식이다. (11)식을 이용한 확산 방정식을 쌍확산 방정식(the pair-diffusion equation)이라 한다<sup>[10]</sup>.

본 논문에서는 INPROS 시스템의 확산 모듈을 개발하여, 과도 증속 확산을 3차원적으로 시뮬레이션하였다. INPROS 시스템의 확산 모듈은 유한 요소법(FEM)을 이용하여 3차원 수치해석적으로 계산하도록 개발되었다<sup>[11]</sup>. 유한 요소법은 유한 차분법에 비해 그 형태에 대한 매쉬 형성이 용이할 뿐 아니라, 확산 방정식을 이산화시킨 형태가 물리적 특성이 유지되는 장점을 지닌다. 쌍확산 방정식을 약정식으로 표현하면 (12)식의 형태로 표현된다.

$$\int_{\Omega} \Psi \frac{\partial C}{\partial t} d\Omega = -D \int_{\Omega} \nabla \Psi I \nabla C d\Omega - D \int_{\Omega} \nabla \Psi C \nabla I d\Omega + D \int_{\Gamma} \Psi I \frac{\partial}{\partial n} \nabla C d\Gamma + D \int_{\Gamma} \Psi C \frac{\partial}{\partial n} \nabla I d\Gamma \quad (12)$$

INPROS 확산 모듈을 이용한 이온주입 후의 접결합 의존적 불순물의 재분포를 계산하기 위해 봉소(boron)를  $0.2\mu\text{m}$  에피 성장시켜서 접결합이 없는 층을 형성하고,  $0.4\mu\text{m}$  두께로 실리콘 캡 층을 형성하였다. 여기에 이온주입 공정으로 불순물을 주입하여, 이온주입으로 인한 접결합에 의해 저온 공정에서도 봉소가 과도 증속 확산되는 것을 확인하였다. 주입된 이온입자는 인과 비소이고, 이온주입 후  $750^{\circ}\text{C}$ 로 30분에서 2시간 동안 열처리하였다. 그림 3은 에피 성장된 봉소에 인을  $1 \times 10^{14} \text{ cm}^{-2}$ 의 도우즈, 50 keV의 에너지로 이온주입한 후,  $750^{\circ}\text{C}$ 에서 2시간동안 열처리공정을 수행하였을 때의 봉소 확산 분포도이다.

생기지 않음을 확인하였다. 그러나, 봉소나 인이 이온 주입되면, 접결합이 발생하고, 생성된 접결합은 그 확산 속도가 불순물에 비해 매우 빨라서 기판의 내부에서 균일하게 분포하게 된다. 그럼 3의 결과와 같이 이온 주입 공정 후의 봉소의 불순물 분포는 그 형태가 초기 형태와 크게 차이가 남을 확인할 수 있었고, 이는 SIMS의 결과<sup>[2]</sup>와 일치함을 확인 하였다.




그림 3.  $1 \times 10^{14} \text{ cm}^{-2}$ 의 도우즈와 50keV의 에너지로 인을 이온주입한 후,  $750^{\circ}\text{C}$ 에서 2시간동안 열처리공정을 수행하였을 때의 봉소 확산 분포도

Fig. 3. Boron profiles after implanting phosphorus with a dose of  $1 \times 10^{14} \text{ cm}^{-2}$  and an energy of 50 keV, followed by annealing at  $750^{\circ}\text{C}$  for 2 hours.

이원 확산 방정식을 이용한 인의 불순물 분포는 표면에서 SIMS의 결과와 많은 차이를 보인다. 이는 앞서 언급한 바와 같이, 이원 확산 방정식은 접결합의 농도는 고려하지만 접결합의 유속을 고려하지 못하므로, 파일업 현상이 나타나지 않는다. 반면, 쌍확산 방정식을 이용하면 접결합의 표면 재결합에 의한 표면으로의 유속이 고려되어, 불순물이 표면으로 확산되는 파일업 현상을 정확히 해석할 수 있었다. 본 논문에서 INPROS를 이용한 과도 증속 확산의 접결합 의존 파라미터는 표 1에 도시하였다. 그 외의 파라미터 값은 SUPREM IV의 파라미터를 이용하였다.

봉소와 인은 틈새형 접결합에 의존적 확산 특성을 보여 그림 3에서와 같이 초기 분포에 비해 확산됨을 볼 수 있었으나, 비소의 경우, 결공형 접결합의 의존적 확산 특성을 보이므로, 이온주입에 의한 틈새형 접결합의 생성에서는 그림 4에서와 같이 비소의 확산은 거의 일어나지 않음을 확인하였다. 그림 3과 그림 4에서 비교한 바와 같이 INPROS의 결과가 SIMS 결과<sup>[2]</sup>와 일치함을 확인하였다. 이와 같은 과도 증속 확산

현상으로 붕소의 재확산이 발생하여 CMOS 소자에서 RSCE 효과가 나타나 문턱전압( $V_T$ )을 변화시켜 소자의 신뢰도를 저하시킨다. 반면 위 결과에서 보여 주듯이 인에 비하여 비소는 확산이 일어나지 않으므로 저온 공정에서 드레인(Drain)이나 소스(Source)의 형성에 매우 적합함을 알 수 있다. 그럼 5는 어닐링 온도를 변화시켜 가면서 불순물의 재분포를 확인한 결과이다. 그림의 결과와 같이 900°C 이하에서 불순물의 확산이 더욱 가속되는 것을 볼 수 있다. 이는 저온 공정의 경우, 온도가 낮아져서 점결합의 평형상태 농도 값이 감소되어 생성된 점결합의 크기가 상대적으로 커지기 때문이다.

표 1. INPROS 시스템의 과도증속확산 점결합 특성을 위한 파라미터 값

Table 1. Parameter set for point defect characteristics used in INPROS system.

Parameter	Value	Source
$C_{\text{I}*}$ : Equilibrium interstitial concentration	$4.65 \times 10^9 \exp(-1.58/kT) \text{ cm}^{-3}$	Chao <sup>a</sup>
$D_{\text{I}}$ : Effective interstitial diffusion coefficient	$1.03 \times 10^6 \exp(-3.22/kT) \text{ cm}^2/\text{s}$	Chao <sup>a</sup>
$C_{\text{V}*}$ : Equilibrium vacancy concentration	$1.4 \times 10^{23} \exp(-2.0/kT) \text{ cm}^{-3}$	Tan <sup>b</sup>
$D_{\text{V}}$ : Effective vacancy diffusion coefficient	$3.0 \times 10^6 \exp(-1.8/kT) \text{ cm}^2/\text{s}$	Tan <sup>b</sup>
$K_{\text{R}}$ : Bulk recombination coefficient	$1.4 \exp(-3.99/kT) \text{ cm}^6/\text{s}$	Law <sup>c</sup>
$K_{\text{S}}$ : Interstitial recombination velocity at Si/SiO <sub>2</sub> interface	$5.235 \exp(-0.691/kT) \text{ cm/s}$	Crowder <sup>d</sup>
$\tau$ : Time constant for interstitial cluster release process	$8.33 \times 10^{-16} \exp(-3.60/kT) \text{ s}$	Eaglesham <sup>e</sup>

<sup>a</sup> H. S. Chao, J. Appl. Phys., 79 (5), 1996.

<sup>b</sup> T. Y. Tan, J. Appl. Phys., 37 (1), 1985.

<sup>c</sup> M. Law, IEEE Trans. CAD, 10, 1125, 1991.

<sup>d</sup> S. W. Crowder, J. Appl. Phys., Sep., 1, 1994.

<sup>e</sup> D. J. Eaglesham, Appl. Phys. Lett., 65, 2305, 1994.

그림 6에 이온주입 공정에서 생성된 점결합이 저온 확산 공정에서 확산되는 과정을 도시하였다. 그림 6(a)에서 열처리 공정이 1분 지난 뒤에 클러스터가 이완되면서 점결합이 발생하고 확산되는 과정을 보여주고 있다. 열처리 공정이 진행되는 동안 점결합은 빠르게 확산되어 전체 영역에 걸쳐 균일하게 분포하며, 표면에서의 재결합으로 인하여 표면에서는 점결합의 분포가

현저히 감소한다.




그림 4.  $1 \times 10^{14} \text{ cm}^{-2}$ 의 도즈와 50keV의 에너지로 비소를 이온주입한 후, 750°C에서 2시간동안 열처리공정을 수행하였을 때의 붕소 확산 분포도

Fig. 4. Boron profiles after implanting arsenic with a dose of  $1 \times 10^{14} \text{ cm}^{-2}$  and an energy of 50 keV, followed by annealing at 750 °C for 2 hours.





그림 5. 열처리 공정을 각각 750, 800, 900°C의 온도 조건에서 30분 동안 수행하였을 때의 붕소와 인의 확산 분포도


Fig. 5. The redistributed profile of boron and phosphorus when annealing temperature is varied from 750, 800 and 900°C for 30min.

따라서, 표면으로의 점결합 유속은 매우 커져서 불순물의 표면쪽 확산을 증속 시킨다. 그림 6(b)에서는 클러스터가 소멸된 후 이완되는 점결합이 존재하지 않는 결과를 보여준다. 이는 저온 공정에서 일정 시간이 지나면 불순물이 더 이상 확산하지 않는 이유를 잘 설명해 준다.

저온에서의 점결합에 의한 문턱전압의 변화를 확인하기 위하여 일반적인 CMOS 공정을 시뮬레이션하였다.



(a)



(b)

그림 6. 비소 이온주입에 의한 점결합의 확산 분포를 시간에 따라 도시한 결과: (a) 750°C에서 1분 동안 열처리공정을 수행하였을 때의 붕소 확산 분포도, (b) 750°C에서 30분 동안 열처리공정을 수행하였을 때의 붕소 확산 분포도

Fig. 6. Three dimensional distribution of interstitials generated due to the ion implantation of arsenic after annealing at 750°C for one minute(a) and 30minutes.

공정 조건으로는 드레인과 소스를 형성하기 위해 비소를  $1 \times 10^{15} \text{ cm}^{-2}$ 의 도우즈, 100keV의 에너지로 이온 주입하였고, 문턱전압을 조정하기 위해 Boron을  $1 \times 10^{12} \text{ cm}^{-2}$ , 10keV로 이온 주입 시킨 상태에서 750°C로 30분 동안 열처리 하였다. 앞서 도시하였던 그림 2에 이렇게 생성한 CMOS 구조의 단면을 보여주고 있다. 게이트 밑 부분의 채널 형태를 그림 7에 도

시하였다. 점결합의 유속 성분으로 인해 게이트 아래의 채널 불순물이 표면으로 파일업된 결과를 볼 수 있다. SUN Ultra Sparc과 CRAY T3E MPP 병렬 컴퓨터를 이용하여 시뮬레이션하였으며, SUN을 이용하여 직렬 계산을 하였을 경우 3시간이 소요되었으며, CRAYT3E를 이용하여 8개의 CPU로 병렬 컴퓨팅하였을 경우 15분이 소요되었다.




그림 7. NMOS 소자의 채널 형성용 불순물인 붕소의 1차원 분포도

Fig. 7. One-dimensional plot of Boron distribution at the center of NMOS device.




그림 8. 0.3μm NMOS 소자 시뮬레이션에서 TED 파일업 모델의 적용여부에 따른 소자 게이트 특성의 변화

Fig. 8. Gate characteristics of the NMOS devices with 0.3μm gate length with/without TED pile-up model.

이 결과를 이용하여 INPROS의 데이터 변환기로 2차원 단면에 대한 데이터 포맷을 만들고, 2차원 PISCES 소자 시뮬레이터를 이용하여 소자 특성을 시뮬레이션하였다. 그림 8에 계산된 문턱전압을 도시하였다. TED에 의한 파일업 모델을 고려하지 않은 결

과와 고려한 모델을 함께 도시하였다. 그림의 결과에서 알 수 있는 바와 같이 파일업 현상을 고려하면 문턱 전압이 증가함을 볼 수 있다. 게이트 길이 변화에 따른 문턱전압의 변화를 그림 9에 도시하였다. 채널 길이가  $0.5\mu\text{m}$  이하에서 채널 길이가 감소할수록 문턱전압이 계속 증가하여 RSCE 현상을 보임을 관측할 수 있었다.




그림 9. 게이트 길이의 변화에 대한 NMOS 소자의 문턱전압 변화 특성

Fig. 9. Threshold voltage of NMOS devices as a function of gate length simulated by TED model.

## VI. 결 론

본 논문에서는 본 연구진에 개발 중인 INPROS 3 차원 반도체 공정 시뮬레이터 시스템에 이온주입된 불순물의 과도 확산(TED, transient enhanced diffusion) 기능을 추가하여 수행한 계산 결과를 발표하였다. 쌍 확산(the pair-diffusion) 방정식을 이용하여 점결합의 표면 유속을 고려하였을 때, 불순물이 표면으로 확산되는 파일업 현상을 정확히 해석할 수 있었다. 인과 붕소의 경우는 틈새형 점결합 의존 확산 메카니즘에 의존하는 특성을 보이며, 비소 등의 불순물은 결공형 점결합에 의존하는 특성을 보이므로, 이온주입에 의한 과도 증속 확산이 발생하지 않음을 확인하였다. 3차원 INPROS 시뮬레이터의 결과와 실험적으로 측정한 SIMS 데이터와 그 결과가 일치함을 확인하였다. MOS 소자에서 채널 아래 영역의 문턱 전압 보정용 불순물의 과도 증속 확산은 이온주입에 의한 점결합의 발생이 그 원인이며, INPROS의 점결합 의존성 확산 모델을 이용하여 n-채널 MOS 소자의 과도 증속 확산을 시뮬레이션 하였다. 본 공정 시뮬레

이션 결과를 이용하여 소자 시뮬레이션을 수행하였다. 소자의 게이트 길이가 감소할수록 RSCE 현상이 발생하여 문턱전압의 크기가 증가함을 확인하였다.

## 참 고 문 헌

- [ 1 ] D. J. Eaglesham, et al., "Implantation and transient B diffusion in Si: The source of the interstitials," *Appl. Phys. Lett.*, 65 (18), pp. 2305, 31 Oct., 1994.
- [ 2 ] H. S. Chao, et al., "Species and dose dependence of ion implantation damage induced transient enhanced diffusion," *J. Appl. Phys.*, 79 (5), 1 Mar., 1996.
- [ 3 ] B. Baccus, et al., "Modeling high-concentration boron diffusion under amorphization conditions," *J. Appl. Phys.*, 77 (11), 1 Jun., 1995.
- [ 4 ] P. B. Griffin, et al., "Species, dose and energy dependence of implant induced diffusion," *IEDM Tech Digest*, pp. 295, 1993.
- [ 5 ] M. Hane, et al., "Dopant diffusion model refinement and its impact on the calculation of reverse short channel effect," *IEDM Tech Digest*, pp. 803, 1996.
- [ 6 ] S. W. Crowder, et al., "The effect of source/ drain processing on the reverse short channel effect of deep sub-micron bulk and SOI NMOSFETs," *IEDM Tech Digest*, pp. 427, 1995.
- [ 7 ] M. E. Law, et al., "Verification of arsenic point defect models using SUPREM IV," *IEEE Trans. CAD*, vol. 7, no. 2, Feb., pp. 181, 1988.
- [ 8 ] S. M. Sze, "VLSI technology," Mc Graw Hill.
- [ 9 ] C. S. Rafferty, et al., "Explanation of reverse short channel effect by defect gradients," *IEDM Tech Digest*, pp. 311, 1993.
- [ 10 ] M. Orlowski, "Impurity and point defect redistribution in the presence of crystal defects," *IEDM Tech Digest*, pp. 729, 1990.

[ 11 ] ⓠ제희, 3차원 산화 공정을 위한 유한 요소법  
수치 해석기 개발에 관한 연구, “전자공학회”


논문지], 제34권, D편, 제3호, pp. 74, 1997  
[ 12 ] “TSUPREM IV manual,” TMA.

## 저자 소개



李濟熙(正會員)

1968년 10월 5일생. 1992년 인하대학교 응용물리학과(공학사). 1994년 인하대학교 전자재료공학과(공학석사). 1994년 ~ 현재 인하대학교 전자재료공학과 박사과정. 주관심 분야는 반도체 소자 및 공정 시뮬레이션 등



元太映(正會員)

1959년 2월 21일생. 1981년 서울대학교 전자공학과(공학사). 1983년 한국과학기술원 전기 및 전자공학과(공학석사). 1989년 미국 University of Illinois at Urbana-Champaign 전자공학과(공학박사). 1989년 ~ 1990년 미국 State University of New York 조교수. 1990 ~ 1991년 삼성전자(주) 수석 연구원. 1991년 ~ 현재 인하대학교 공과대학 전자전기컴퓨터공학부 부교수. 주관심 분야는 반도체 소자 및 공정 등임