작은 정현파입력의 50% Duty Ratio 디지털 클럭레벨 변환기 설계

Design of digital clock level translator with 50% duty ratio from small sinusoidal input

  • 발행 : 1998.08.01

초록

휴대용 기기에서 자체 발진하여 클럭원으로 사용되는 TCXO의 출력과 같은 작은 진폭(400mV)의 정현파 입력을 내부 논리회로의 클럭원으로 사용하기 위한 파형정형 및 50%의 듀티 비(duty ratio)의 출력을 가지는 새로운 디지털 클럭레벨 변환기를 설계, 개발 하였다. 정, 부 두 개의 비교기, RS 래치, 차아지 펌프, 기준 전압 발생기로 구성된 새로운 신호 변환회로는 출력파형의 펄스 폭을 감지하고, 이 결과를 궤환루프로 구성하여 입력 비교기 기준 전압단자로 궤환시킴으로서 다지털 신호레벨의 정확한 50%의 듀티 비를 가진 출력을 생성할 수 있다. 개발한 레벨변환기는 ADC등의 샘플링 클럭원, PLL 또는 신호 합성기의 클럭원으로 사용할 수가 있다. 설계는 $0.8\mu\textrm{m}$ double metal double poly analog CMOS 공정을 사용하고, BSIM3 model을 사용하였으며, 실험결과 370mV의 정현파 입력율 50 + 3%의 듀티 비를 가진 안정된 논리레벨 출력 동작특성을 얻을 수 있었다.

A new digital clock level translator has been designed in order to produce a clock source of the internal logic circuits. The translator output has 50% duty ratio from small sinusoidal input such as TCXO which oscillates itself in poratable components. The circuit consists of positive and negative comparators, RS latch, charge pump, and reference vol- tage generator. It detects pulse width of the output waveform and feedbacks the control signal to the input com-parator. It detects pulse width of the output waveform and feedbacks the control signal to the input com-parator reference, producing output waveform with valid 50% duty ratio of the digital signal level. The designed level translator can be used as a sampling clock source of ADC, PLL and the colck source of the clock synthesizer. The circuit wasdesigned in a 0.8.mu.m analog CMOS technology with double metal, double poly, and BSIM3 circuit simulation model. From our experimental results, a stable operating characteristics of 50 +3% duty ratio was obtained from the sinusoidal input wave of 370 mV.

키워드

참고문헌

  1. IEEE, JSSC v.23 no.1 On the Analysis of the Schmitt Trigger M. J. S. Smith
  2. IEEE, JSSC v.24 no.4 A Note on the Graphical Analysis of the Schmitt Trigger Circuit M. T. Abuelma'Atti
  3. IEE Electronics Letters v.28 no.7 Novel CMOS Schmitt Trigger with Controllable Hysteresis A. Pfister
  4. IEEE Transations on Instrumentation and Measurement v.40 no.3 CMOS Adjustable Schmitt Triggers Zhenhua Wang
  5. IEEE, JSSC v.28 no.2 A New Waveform-Reshaping Circuit : An Alternative Approach to Schmitt Trigger Kim, Da Jeong;Kih, Joong Sik;Kim, Won Chan
  6. Circuit Design for CMOS VLSI John P. Uyemura
  7. IEE Electronics Letters v.31 no.3 Mixed-mode Schmitt trigger equivalent circuit S. R. Ramirez Chavez
  8. IEEE, CICC New CMOS Current Schmitt Triggers G. DI Cataldo;G. Palumbo
  9. Patent No. JP653783 Schmitt Trigger 회로
  10. Patent No. JP6224701 Schmitt Trigger 회로