

III-V 족 화합물 반도체 MESFET 연구동향



서동현
광운대학교 전자공학과 대학원
RFIC 센터 연구원



김남영
광운대학교 전자공학과 조교수
RFIC 센터 센터장



김중현
광운대학교 전파공학과 조교수
RFIC 센터 운영위원

I. 서론

오늘날 정보화 사회를 지향하는 선진각국은 물론 기존 통신망의 한계를 해결하려는 기술 개발도상국들은 새로운 정보 전달수단으로써 위성 통신을 국내외 통신망으로 이용하거나 도입을 추진하고 있다. 따라서 이에 따라 신속하고 정확하게 정보를 전달하기 위한 전자통신 기술에 있어서 반도체 소자 개발은 필수적인 요인이다. 그중 GaAs MESFET는 초고주파 소자의 하나로 여러분야에서 사용되고 있으며 특히 위성 통신을 위한 아나로그와 디지털 전파통신 시스템에서 능동소자로서 많이 사용이 되고 있다. 이는 1980년대에 소개된 이래 초고속, 저소비전력등 그 우수한 특성으로 실리콘 소자가 감당하기 어려운 초고주파 이상의 시스템에서 중요한 역할을 해왔다. 그리고 80년대에 들어와 GaAs 공정기술의 급속한 발달과 함께 실리콘 소자에 이어 VHSIC(Very High Speed IC), MMIC(Monolithic Microwave IC) 등으로 GaAs 집적회로가 대중화되면서 이 소자를 이용한 많은 응용시스템들이 개발될 것으로 예상되고 있다.

1920년대에 Goldschmidt가 GaAs를 처음 개발한 이후 전기적 특성에 관한 보고가 1952년에 나오면서 전기 및 물질적 특성에 관한 수천개의 논문이 쏟아져 나왔으며 저온에서의 GaAs Laser가

동작하면서 본격적인 소자 연구가 시작되어 많은 연구소에서 연구의 주제가 된 지 약 40년 정도가 되었다. Si에 비해 전자이동도와 포화이동속도 (saturated drift velocity)가 큰 GaAs는 Si이 동작하지 않는 초고주파 영역에서도 동작할 수가 있으며, 반절연기판의 존재로 작은 기생(parasitic) 변수 값들과 보다 좋은 단일 칩 회로 구현 능력을 갖고 있다. 또한 GaAs 소자는 Si-MOS 소자보다 Radiation damage가 작다. 또 GaAs의 중요한 특징은 전자의 직접 천이가 가능한 전자구조를 갖고 있어 빛을 낼수가 있다는 점이다. 하지만 GaAs의 이러한 우수한 물질적 특성에도 불구하고 GaAs LED외에는 상업적으로 빨리 진출하지 못하고 있다. GaAs는 현재에도 다양한 연구개발 가능성이 있다. 이는 지속적인 연구에 의해 우수한 성능과 높은 신뢰도를 갖추수 있는 소자를 만드는 공정을 개발하였고, 통신, 레이다, 전자제어 무기 등에 필요한 소자나 상업 시장에서의 직접 인공위성 방송이나 고속 컴퓨터용 소자가 요구되었기 때문이다. 이런 분야에서는 고주파대역에서 동작할 수 있는 경제성 있는 많은 소자들이 요구된다. [1]

GaAs MESFET은 간단함과 반절연성 기판으로부터 얻어지는 소자들 사이의 분리, 높은 전압 이득, 저소음 특성으로 마이크로웨이브 소자 및, GaAs내의 전도전

자의 큰 이동도와 drifty 속도에 의한 고속 스위칭이 가능하기 때문에 고속 디지털 집적회로에 많은 사용이 되고 있다. 또한 초고주파 집적회로에서 가장 널리 사용되고 있다.

II. GaAs MESFET

MESFET는 고속 디지털 회로나 마이크로파 회로에서 유용한 소자이며, Schottky 장벽의 단순성으로 인하여 정밀한 공차의 기하학적 구조로 제작할 수 있게 된다. GaAs나 InP는 Si보다 큰 이동도와 캐리어 포화 속도를 가지고 있어 III-V 화합물의 MESFET 소자에 대하여는 특히 속도의 이점이 있다. 그림 1은 Dual gate MESFET의 Center section이다.




그림 1. Dual-gate MESFET의 Center Section

1. GaAs MESFET의 구조

그림 2는 간단한 GaAs MESFET를 개략적으로 보이고 있다. 기판은 도핑이 되지 않거나 크롬(chromium)을 도핑하였으며, 이로 인해 에너지 준위가 GaAs 대역 간극의 중앙 근처에 위치하게 된다. Fermi 준위가 대역 간극의 중앙 부근에 위치하는 어떠한 경우

든 그 결과로 일반적으로 반절연성(semiinsulating) GaAs라 하는 매우 고저항의 물질을 얻을 수 있다. 이 비전도성 기판위에 저농도로 도핑된 n형 GaAs의 얇은 층을 에피택셜 방식으로 성장시켜 FE T의 채널 영역을 형성하게 한다. 사진 식판 공정은 소스와 드레인의 ohmic 접촉을 위한 금속층과 Schottky 장벽 게이트를 위한 금속층의 패턴을 분명하게 나타내게 하는 것으로 이루어져 있다. 이 Schottky 게이트를 역방향으로 바이어스하여 채널을 반절연성 기판에 이르기까지 공핢 상태로 되게 할 수 있고, 이로 인한 I-V 특성은 JFET와 유사하다.

Si 대신 GaAs를 사용함으로써 보다 큰 전자의 이동도를 얻을 수 있으며 더욱이 GaAs는 보다 높은

을 최소로 유지하여야 하므로 고주파 동작에서는 중요한 요인이 된다.

이온주입을 이용하여 그림의 n형 에피택셜 성장과 에칭에 의한 분리를 피할수 있다. 즉, 반절연성 GaAs 기판으로부터 시작하여 표면에 각 트랜지스터인 얇은 n형 층을 Si 또는 Se 같은 VI족의 도너불순물을 주입시켜 형성시킬 수 있다. 이 주입에서는 방사선 손상(Radiation damage)을 제거하기 위하여 어닐링(Annealing)이 필요하지만 에피택셜 성장 과정은 제거된다. 완전한 이온주입으로 된 소자나 그림의 에피택셜 소자에서의 소스와 드레인 접촉은 이들 영역에 한층 더 n+ 형의 주입을 하므로써 개선 될 것이다.^[2]

선형적으로 변화하는 소신호 영역에서 GaAs MESFET의 동작




그림 2. GaAs MESFET의 개략도

특성은 입력 신호의 크기에 무관한 2 단자쌍 회로상 파라미터로 대체되며, 동작대역내에서 똑 같은 파라미터를 갖고있는 회로가 있다면 이를 소자의 등가모델로 가정하여도 관계가 없다. 그러나 일반적으로 적용 주파수대역이 넓어지면 소자의 구조와 동작 특성에 따라 등가회로도 거의 결정된다고 볼수가 있으므로 이들의 기본구조에 대한 연구가 필요하다.

그림3은 공통소스로 동작하는 GaAs MESFET에 대한 등가회로를 보이며, 각 소자들의 MESFET

온도에서 큰 전력 준위에서 동작시킬 수 있다. 그림 2에서는 확산이 전혀 포함되지 않았으므로 정밀한 공차의 기하학적 구조를 이룰수 있으며 MESFET는 매우 작은 크기로 만들 수 있다. 이들 소자중 상당수가 게이트의 길이 가 1 μ m보다 작은 값을 가지고 있으며, 이것은 표동 시간과 정전용량

Γ 내에서의 구성위치를 그림4에 나타내었다. GaAs MESFET 내부의 고유모델을 구성하는 소자들을 살펴보면, G_{ds} 와 C_{gs} 는 게이트-채널 커패시턴스를, C_{dc} 는 쌍극자층의 커패시턴스를, R_1 와

나타내며 그 형태는 JFET의 소신호 모델과 유사하다. 이때 그림에서 사용한 채널-컨덕턴스 g_m 과 드레인-컨덕턴스 g_{ds} 의 값은 드레인 전류 모델방법을 이용하여 아래와 같이 구할수 있다.

$$A_{eff} = A \left[1 - \sqrt{\left(V_{bi} - \frac{V_{gs}}{V_{po}} \right)} \right]$$

A : 전도층의 두께
 V_{bi} : Built-in 전압
 V_{po} : Pinch-off 전압
 V_{gs} : 게이트-소오스간의 전압




그림 3. GaAs MESFET의 등가회로

R_{ds} 는 채널 저항을 나타내며, i_{ds} 는 전압제어 전류원으로 전달어드미턴스 y_m 과 C_{gs} 에 걸리는 전압 V_{gs} 와의 곱으로 결정된다. y_m 도 mm과 이하의 마이크로파대역에서는 주파수에 무관한 값으로 볼수 있으나 그 값은 복소수로 표현되어야 한다. 즉, 전달 컨덕턴스 g_{m0} 와 채널구간에서의 캐리어 주행시간에 따른 위상지연 τ_0 로 구성된다.

다음은 외부모델을 구성하는 소자들로서 R_g , R_s , R_d 는 각각 게이트, 소스, 및 드레인에 나타나는 저항성분들이며 C_{ds} 는 기판 커패시턴스이다. 또한 이러한 소자를 회로에 사용하기 위해서는 기생성분에 의해 생길수 있는 L이나 C의 성분 역시 포함되어야 한다.^[3]

2. GaAs MESFET의 소신호 모델

그림4는 GaAs MESFET의 구성소자들의 구조적인 대응 위치를




그림 4. 구성 소자들의 구조적 대응 위치

$$g_m = \frac{\partial I_{drain}}{\partial V_{gs}} = 2 \cdot \beta \cdot (V_{gs} - VT)(1 + \lambda V_{ds}) \tanh(\alpha V_{ds})$$

$$g_{ds} = \frac{\partial I_{drain}}{\partial V_{ds}} = \beta \cdot (V_{gs} - VT)^2 \cdot [\lambda \cdot \tanh(\alpha V_{ds}) (1 + \lambda V_{ds}) \cdot \alpha \cdot \text{sech}^2(\alpha \cdot V_{ds})]$$

이 경우 위 식은 컨덕턴스의 미분계수($\partial g/\partial V$)가 주어진 전압범위내에서 연속이기 때문에 Shichman & Hodge의 전류-모델식을 이용하여 컨덕턴스를 구하는 경우보다 DC convergence가 좋음을 알수 있다.

이와 같이 게이트와 채널 사이의 접촉을 schottky 접합함으로써 전위 장벽 전압을 높여 게이트의 누설전류를 작게해 논리회로의 경우 논리 진폭을 크게할 수 있다. 전도층의 실효두께 A_{eff} 는 다음과 같이 나타낼수 있다.

위의 식은 소오스와 드레인 사이의 전압이 걸리지 않았을 경우이며 채널을 통한 전류의 흐름을 생각하기 위해서는 전류과 전자이동속도와의 관계를 알아야 한다.^[4]

그림5는 전류 포화영역에서 동작하는 GaAs MESFET의 채널 영역에 분포하는 전계, 전자의 표류속도, 공간 전하의 양을 나타내고 있다. 일정한 게이트 전압을 인가하고 드레인-소오스 사이의 전압을 증가시켜감에 따라 게이트의 드레인 측에서 강한 전계가 발생한다. 그리고 이 부분에서 전자의 이동속도는 최대가 되고 전자의 축적과 공핍현상에 의한 Gunn 영역이 형성되어 이 영역에 분포하는 전하의 양은 GaAs MESFET의 전하량 모델 및 커패시턴스 모델에 중요하기 때문에 최근 발표되는 모델들은 이 현상을 중심으로 모델링 하기도 한다.

3. GaAs 집적회로

3.1 GaAs digital 집적회로

GaAs 반도체 재료의 우월성을 집적회로에 응용하기 위한 연구는




그림 5. 전류포화 영역에서 동작하는 GaAs MESFET 채널의 전계, 전자 이동속도, 공핍 전하의 분포

약 25년전부터 시작되었다. 그러나 현재 고속 디지털 시스템에서 응용되고 있는 GaAs 집적회로는 SSIC(Small-Scale Integrated Circuit)와 MSIC(Medium Scale Integrated Circuit) 정도이다.

그림6, 7은 현재까지 GaAs 집적회로 구성에 가장 많이 사용되어 온 GaAs MESFET를 도시화하였다. GaAs FET중에서 가장 오랜 역사를 갖고 있는 Depletion mode FET(DFET)를 그림6에 도시되어 있다. DFET는 큰 전류를 전송 할수 있다는 장점을 가지고 있다. Ion Implantation 기술에 의해서 제작된 DEFET의 Negative threshold 전압은 Channel의 두께와 도핑에 따라서 결정된다. Positive threshold 전압을 갖는 enhancement mode FET(EFET)는 그림7에서 볼수 있는 바와 같이 Channel 두께를 감소 시킴으로써 가능하다. 그러나 Logic swing

은 Schottky barrier gate의 순방향 turn-on 전압(0.6 ~ 0.7V)에 의해서 제한되므로 설계시에 Noise immunity와 공정시에 Threshold 전압의 균일한 조절이 매우 중요하다. 특히 드레인 및 소오스의 직렬 저항을 감소시키기 위해서 Self-aligned gate와 같은 특별한 제조 공정기술의 개발도 필요하다. 또한 Logic gate의 성능을 향상시키기 위해서 Submicron gate length 기술로 GaAs MESFET의 설계 및 제조가 진행되고 있다. 즉 E-beam 혹은 X-ray Lithography를 이용하여 0.2 ~ 0.5 μm의 Gate length를 갖는 FET 소자가 개발되면 Transconductance가 증가하고 입력 커패시턴스가 감소하며 Switching 속도가 개선되고 전력소모가 적어진다.

3.2 GaAs MMIC

GaAs MMIC는 반도체 재료와




그림 6. Depletion-mode FET(DFET)




그림 7. Enhancement-mode FET(EFET)

소자, Microwave 회로설계, 전자장과 전파에 관한 이론과 실험이 종합되어 이루어진 최첨단의 기술 영역이다. 따라서 GaAs MMIC의 장점으로서는 회로를 소형화, 경량화할 수가 있으며, 높은 신뢰도의 회로 구현이 가능하며, 다기능적이고 저가격화, 광대역의 구현이 가능하고 또한 성능이 양호하다는 것이다. 반면에 단점으로는 회로 설계를 위한 개발기간이 길며, 회로의 변형을 위해서 개별적인 교환이 불가능하다는 것이다. 또한 일단 제작한 회로는 성능 조절이 거의 불가능하며 광범위한 CAD modeling이 필요하며, mask 제작비가 매우 비싸고, 회로의 Q가 상대적으로 낮은 단점이 있다.^[4]

Microwave 회로의 MMIC화는 GaAs가 갖고 있는 재료특성 때문에 가능하다. 즉, Si GaAs 기판에 Ion implantation의 방법을 이용하여 능동소자를 제작할수 있고, 또한 수동소자도 SI GaAs 위에 같은 chip에 제작할수 있다. 특히 GaAs의 비유전율이 12.9로 비교적 높기 때문에 MMIC의 수동소자의 크기를 작게 하여 전체 회로의 크기를 줄일수 있다.

그림8은 Microwave 집적회로 기판으로 많이 사용되는 teflon 및




그림 8. 각종 기판상의 마이크로파장과 스트립라인의 선로폭

alumina 기판과 MMIC에 이용되는 GaAs 기판위에서 파장과 특성 임피던스가 50Ω인 microwave 선로 폭 w를 계산한 결과를 나타낸다.^{[6][7]}

MMIC 회로를 구현함에 있어 마이크로스트립 라인이 사용되지만 동작 주파수와 특성에 따라 lumped 소자를 사용하기도 한다. GaAs FET는 선택 Ion implantation 방식에 의해서 SI GaAs 기판위에 제작되었다. Active층을 성장시키는 방법에는 MBE, MOCVD 혹은 VPE 방식등이 사용되기도 한다. Air-bridge 방식으로 회로 소자간이 연결되었고, 접지선의 Inductance를 줄이기 위해 기판을 뚫는 Via hole 방식이 사용되었다.

전행적인 GaAs MMIC 회로의 유형들이 표1에 수록되어 있으며, 설계와 공정기술이 발전하면서 성숙되어 실용화가 계속되고 있다. 최근의 MMIC 기술의 동향은 주파수, 출력 및 Bandwidth 개선에 역점을 두고 연구가 진행되고 있다.^{[8][9]}

그림 9는 동작주파수 6~18GHz

z대역에서 선형이득이 7dB의 성능을 보이는 MESFET를 이용한 광대역 전력 증폭기이다.^[10]

표 1. 대표적인 MMIC 회로의 유형

Component Circuit	Amplifier : Low-Noise, Broadband, Power, etc Mixer : GaAs MESFET, Schottky diode VCO's Phase shifters T/R switches
Functional Blocks	Integrated Receiver Front End PLL MSK modulator/demodulator Millimeter wave receiver
Multifunctional subsystems	T/R module for phase array radar Digital radio transmitter/receiver Integrated Receiver /signal processor Adaptive array module




그림 9. MESFET을 이용한 전력 증폭기

III. 결 론

GaAs는 물질 자체의 전기적 특성이 Si에 비해 우수하여 설계 및 공정에서 아직 해결하여야 할 점이 많음에도 불구하고 초고속, 저소비전력의 LSI 제작에 많은 기대를 모으고 있다. GaAs는 전자의 이동도가 높고 포화속도전계가 낮아서 Pinch-off 모델이 그대로 적용될수 없으며 포화속도를 고려한 모델을 사용하여야 한다. 소자 제작에 있어서도 증가형 MESFET 이 많이 사용됨에 따라 Self-align 구조의 MESFET 제작이 필수적이며 소자특성의 향상을 위하여 낮은 이온주입에너지에 의한 전도층 형성기술이 더욱 확립

되어야 한다.^[11] 본 연구동향을 조사하면서 이미 1990년대에 이르러 GaAs MESFET 소자에 관한 연구가 거의 마감되었지만 현재 사항세로 닿는 GaAs MESFET의 간단한 구조를 이용, 저가격성을 유도하여 좋은 특성과 낮은 생산 단가를 유도한다면 아직까지도 많은 연구가 필요하다고 생각된다.

참 고 문 헌

- [1] 권영세, "GaAs 반도체 기술 동향", 전자공학회논문지, 1987.
- [2] Ben G. Streetman, *Solid State Electronic Devices*, Prentice-Hall, Inc, 1990.
- [3] 윤영철, 김병철, 안달, 장익수, "초광대역 마이크로파 증폭기 설계를 위한 단순화한 GaAs MESFET 모델링", 전자공학회 논문집, 제26권 제9호, 1989.
- [4] 손상희, 광계달, "GaAs D-Mode와 E-Mode MESFET 모델의 SPICE 삽입", 전자공학회 논문집, 제24호 제5권, 1987.
- [5] 이진구, "고전력용 GaAs MESFET의 공정 기술 개발", 동국대학교, 1989.
- [6] Bumman Kim, Natalino Camilleri, Hung-Dah Shih, Hua Quen Tserng, Marianne Wurtele, "35GHz GaAs Power MESFET's and Monolithic Amplifier," *IEEE MTT* vol.37, no.9, Sep 1989.
- [7] 이진구, "Gallium Arsenide의 집적회로의 기술동향과 시장 전망", 전자공학회지, 제14호 제1권, 1987.
- [8] Y. Tkachenko, D. Bartle, P. DiCarlo, D. Mitchell and D. Petzold, "The effect of gate recess width on the linearity of GaAs MESFETs," *IEEE Wireless Communications*

- Conference, 1997.
- [9] Masayuki Kimishima, Koji Hayashi and Masaru Takahashi, "A 1.9GHz Variable Gain Linear Power Amplifier MMIC for PHS Using Novel Cascade MESFETs," IEEE MTT-S Digest, 1997.
- [10] David K. Ferry, *Gallium Arsenide Technology*, SAMS, 1985.
- [11] R.A. Pucel, Ed., *Monolithic Microwave Integrated Circuit*, New York, IEEE Press, 1985.
- [12] 문성환, 정학기, 김봉렬, "Analysis of Submicron Gate GaAs MESFET's Characteristic Using Particle Model", 전자공학회지 제27권 제4호, 1990.

< 김남영 위원 >