

論文98-35D-4-7

RF전력결합기의 결합효율을 높이는 이득과 위상 제어방법

(Gain and phase control method which increasing RF power combiners combining efficiency)

鄭亨泰*, 姜元泰*, 張益洙*

(Hyeng-Tae Jeong, Won-Tae Kang, and Ik-Soo Chang)

요 약

결합 효율은 전력 결합기의 중요한 특성 중 하나이다. 결합 효율은 결합되는 신호간의 크기와 위상이 일치하지 않을 경우 저하된다. 결합 효율이 낮을 경우 입력 전력의 일부는 열로 소모되며 냉각 장비 등 추가되는 부가 장비에 의해 비용이 상승한다. 본 논문에서는 각 경로의 이득과 위상 특성이 변화할 때, 제어 시스템에 의해 원래의 이득과 위상 특성이 복원되는 새로운 구조의 전력 결합기가 제시되었다. 구현된 결합기는 각 경로의 크기와 위상이 0~5dB, $\pm 50^\circ$ 이내에서 임의로 변하더라도 높은 결합 효율이 유지되었다.

Abstract

As to power combining system, it is very important to achieve a high combining efficiency in order to minimize the amount of prime power needed and hence the cooling requirements, all of which translate into reduced cost. The combining efficiency is degraded in practice by variation in the amplitude and phase of the signals to be combined. In this paper, the new power combining network is proposed and realized which has the automatic gain and phase control system. This control system makes amplitude and phase variation of its all path equal. When the amplitude and phase variations are within 0~5dB and $\pm 50^\circ$, the results show that high combining efficiency is maintained.

I. 서 론

무선 통신 시스템은 원거리 송수신을 위해 출력 단에서 대전력 송출이 요구된다. 대전력 출력에 사용되는 증폭기로는 진행파관 증폭기(TWTA : Traveling Wave Tube Amplifier)와 고체 소자 증폭기(SSPA : Solid State Power Amplifier)가 있다. 이 중 고체 소자 증폭기는 저전압 DC전력에서 동작 가능하며, 경량화 및 안정도 특성이 뛰어나므로 널리 쓰이고 있다.

그러나 요구되는 전력 레벨이 높은 경우 하나의 고체 소자 증폭기로는 대전력 출력이 불가능하게 되며, 일반적으로 이러한 문제점은 여러 개의 SSPA출력을 하나로 묶어주는 전력 결합기를 이용함으로써 해결된다.

전력 결합기의 특성은 입력 전력에 대한 출력 전력의 비율인 결합 효율로써 나타낸다. 결합 효율은 다양한 원인에 의해 저하되는데, 특히 결합 경로의 이득과 위상 특성이 균일하지 않을 경우 효율은 감소한다. 본 논문에서는 각각의 경로에 대해 이득과 위상이 임의로 바뀌더라도 이들을 일정하게 유지되도록 자동 제어 해 줌으로써, 결합기의 결합 효율을 높이는 전력 결합기의 구조를 제시하고 제작, 실험하였다.

전력 결합기의 동작 주파수는 PCS 송신단 대역인

* 正會員, 西江大學校 電子工學科

(Dept. of Electronic Engineering, Graduate School of Sogang University)

接受日字:1997年7月1日, 수정완료일:1998年3月23日

1840~1870MHz이다. 이득과 위상은 가변 감쇠기^[1]와 가변 위상 변환기^[2]를 이용하여 조정하였으며, RF 신호의 크기는 다이오드 검출기^[3]를, 위상은 IQ demodulator^[4]를 사용하여 검출하였다. N-way 전력 결합기의 경우 각 경로에 대해 신호의 크기와 위상을 감지할 수 있는 동일 특성의 검출기가 N개 필요한데 이는 스위치를 사용하여 하나의 검출기를 여러 경로에 대해 공유하는 구조로 대신하였다.

II. 결합 효율(Combine efficiency)

식(1)은 N+1 port n-way 전력 결합기의 S-parameter이다.

$$\begin{bmatrix} b_1 \\ b_2 \\ \vdots \\ b_{N+1} \end{bmatrix} = \begin{bmatrix} 0 & S_{12} & \cdots & S_{1,N+1} \\ S_{21} & 0 & \cdots & S_{2,N+1} \\ \vdots & \vdots & \ddots & \vdots \\ S_{N+1,1} & \cdots & \cdots & 0 \end{bmatrix} \begin{bmatrix} a_1 \\ a_2 \\ \vdots \\ a_{N+1} \end{bmatrix} \quad (1)$$

여기서 1~N port는 입력 ports, N+1은 출력 port 일 때 출력은

$$b_{N+1} = S_{1,N+1}a_1 + \cdots + S_{N,N+1}a_N \quad (2)$$

이다.

이 때 k번째 입력 신호의 available power를 $P_{av,k}$, 위상을 ϕ_k 라 할 때, port k에 대한 power wave는

$$a_k = \sqrt{P_{av,k}} \cdot e^{j\phi_k} \quad (3)$$

$$b_{N+1} = \frac{1}{N} \left(\sum_{k=1}^N \sqrt{P_{av,k}} \cdot e^{j\phi_k} \right) \quad (4)$$

이다.

$P_0 = |b_{N+1}|^2$ 이므로 N+1 port의 전체 출력 전력 P_0 는

$$P_0 = \frac{1}{N} \left[\left(\sum_{k=1}^N \sqrt{P_{av,k}} \cdot \cos \theta_{kl} \right)^2 + \left(\sum_{k=1}^N \sqrt{P_{av,k}} \cdot \sin \theta_{kl} \right)^2 \right] \quad (5)$$

이며 전체 입력 전력 P_{in} 은

$$P_{in} = \sum_{n=1}^N P_{av,k} \quad (6)$$

이므로 결합 효율 η_c 는

$$\eta_c = \frac{P_0}{P_{in}} = \frac{\left(\sum_{k=1}^N \sqrt{P_{av,k}} \cdot \cos \theta_{kl} \right)^2 + \left(\sum_{k=1}^N \sqrt{P_{av,k}} \cdot \sin \theta_{kl} \right)^2}{n \sum_{k=1}^N P_{av,k}} \quad (7)$$

이다.

식(7)로부터, 결합 효율은 입력 신호의 위상과 크기의 함수임을 알 수 있다.

그림 1은 위상과 이득 변화에 따른 결합 효율의 변화를 그래프로 나타낸 것이다^[5].




그림 1. 경로의 위상과 이득 변화에 따른 결합 효율의 변화

Fig. 1. The variance of combine efficiency by the gain and phase variance.

III. 이득과 위상을 제어하는 전력 결합기

그림 2는 이득과 위상을 제어하는 전력 결합기의 전체 회로도이다. 왼쪽의 화살표로 표시된 입력단의 신호는 4-way 분배기를 통해 4개의 경로로 나뉜다. 각 경로의 신호는 일련의 회로를 거쳐 다시 4-way 결합기를 통해 전력 결합된다.




그림 2. 이득과 위상을 제어하는 전력 결합기 전체 회로

Fig. 2. Block diagram of gain and phase controlled power combiner.

각 경로는 가변 감쇠기와 가변 위상 변환기로 이루어진 제어 블록과 가변 블록으로 나뉜다^[6]. 가변 블록의 감쇠기와 위상 변환기는 임의로 그 제어 전압을 바꾸어 줄 때, 결합기의 결합효율 변화를 관찰하기 위해 설치되었다. 제어 블록의 감쇠기와 위상 변환기는

그림 2의 하단 부분 제어 시스템에 의해 조정되는데 가변 블록의 이득과 위상 변화가 상쇄되도록 동작하게 된다. 따라서 각 경로의 이득과 위상 특성은 동일하게 유지되고 결합기의 결합 효율은 항상 최대가 된다.

그림 3은 그림 2의 하단의 제어 시스템 회로도이다. 제어 시스템은 위상 제어 부분과 크기 제어 부분으로 나뉜다. 각 제어 부분은 스위치, 검출기 및 제어기로 분류된다. 각 경로에 대해 동일한 특성의 검출기를 여러 개 사용하는 대신 스위치를 이용하여 하나의 검출기를 여러 경로가 공유하도록 설계하였다. 스위치는 RF 경로에 사용되는 RF스위치와 DC경로에 사용되는 DC스위치로 구분되어 사용되며 TTL 신호 $\phi 1$, $\phi 2$, $\phi 3$ 에 의해 ON/OFF동작을 한다.




그림 3. 제어 시스템의 전체 회로도
Fig. 3. Block diagram of control system.

그림 2의 coupler에서 분리된 신호는 그림 3에서 RF스위치와 3-dB 분배기를 거쳐 상단의 위상 검출기(Phase Detector)와 하단의 크기 검출기(Amplitude Detector)로 나뉜다. 상단의 위상 검출기는 I-Q demodulator로 구성되었으며 그림 2에서 분리된 phase control reference신호를 기준으로 각 경로의 위상을 검출한다. 검출된 위상은 DC 전압으로 전환되어 IF단에서 출력된다. 이 값은 DC스위치를 거쳐 각 경로의 자동 위상 제어기(Automatic Phase Control circuit, APC circuit)로 분류되어 전달된다. Latch회로는 스위치가 끊어지는 동안 위상 정보를 저장하는 역할을 하며 나누기 회로는 검출기의 I,Q출력을 APC 동작에 적당한 값이 되도록 나누기 연산해준다. APC 회로는 나누기 회로의 입력값을 이용하여 그림 2의 제

어 블록의 위상 변환기를 조정하는 제어 신호를 출력한다.

하단의 크기 검출기 역시 RF스위치를 통해 번갈아 각 경로와 amplitude control reference의 RF 크기 정보를 DC 전압 형태로 바꾸어준다. 크기 정보를 갖고 있는 전압값은 다시 DC 스위치에 의해 분류되어 자동 이득 제어기(Automatic Gain Control circuit, AGC circuit)에 입력된다. AGC 회로는 reference와 각 경로의 크기값을 비교하여 그림 2의 제어 블록의 감쇠기를 제어한다. 크기 검출기에서 증폭기(amplifier)는 경로 손실을 보상한다. 감쇠기는 amplitude control reference의 전력 레벨을 조절하여 $\phi 3$ 로 구동 되는 RF 스위치의 두 입력 전력이 같게 되도록 만들어 준다. OP-Amp는AGC 회로가 동작할 수 있는 적절한 전압 값을 얻기 위해 사용했다.

IV. 실험 및 결과

그림 2에서 입력 신호는 4-way 분배기를 거쳐 4개의 경로로 분리되고 각 경로의 신호는 제어 블록과 가변 블록을 거쳐 다시 4-way 결합기에 의해 전력 결합된다. 가변 블록은 가변 감쇠기와 가변 위상 변환기로 구성되어 있으며 임의로 위상과 이득을 변화시킴으로써 결합 효율을 조절하는 역할을 한다. 제어 블록은 제어 시스템에 의해 자동 제어되는 가변 감쇠기와 가변 위상 변환기로 구성된다. 제어 블록은 가변 블록의 앞 단에 위치하며 뒷 단의 가변 블록의 위상과 이득 변화를 상쇄하므로 가변 블록에 의해 저하된 결합 효율을 복원시킨다.

먼저 제어 시스템을 동작시키지 않을 경우 가변 블록의 이득과 위상을 변화시킴에 따라 전체 결합 시스템의 효율이 감쇠함을 살펴본 후, 제어 시스템을 함께 연동시켰을 때 저하되었던 결합 효율이 향상되는 것을 실험을 통해 확인하였다. 실험 결과는 이득과 위상의 변화에 대해 다음과 같이 정리하였다.

1. 이득 변화에 따른 결합 효율

(1) 이득 제어 시스템을 동작시키지 않았을 때

표 1은 가변블록의 감쇠기를 임의로 조절했을 때의 결합효율 변화를 측정한 결과이다. 경우 1은 가변블록 c모든 감쇠기의 감쇠량이 0dB일때이며, 나머지 경우는 각 경로에 대해 차례로 5dB씩 감쇠 했을 때이다. 실험결과 각 경로의 이득이 동일하지 않을 경우 결합

효율이 저하됨을 알 수 있다.

표 1. 제어 시스템을 동작시키지 않았을 때의 결합 효율

Table 1. Combine efficiency without gain control system.

	경로 1	경로 2	경로 3	경로 4	결합 효율
경우 1	0 dB	0 dB	0 dB	0 dB	0 dB
경우 2	-5 dB	0 dB	0 dB	0 dB	-1.081 dB
경우 3	-5 dB	-5 dB	0 dB	0 dB	-2.209 dB
경우 4	-5 dB	-5 dB	-5 dB	0 dB	-3.425 dB
경우 5	-5 dB	-5 dB	-5 dB	-5 dB	-5.003 dB

2) 이득 제어 시스템을 동작시켰을 때

표 2는 표 1과 같이 가변블록 감쇠량을 바꾸어 주면서 동시에 제어시스템을 동작시켰을 때의 실험 결과이다. 제어블록에 의해 각 경로는 이득이 일정하게 유지되므로 표 1의 경우와는 달리 가변블록의 이득이 임의로 바뀌더라도 결합효율이 저하되지 않음을 알 수 있다.

표 2. 이득 제어 시스템을 동작시킬 때의 결합 효율

Table 2. Combine efficiency with gain control system.

	경로 1	경로 2	경로 3	경로 4	결합 효율
경우 1	0 dB	0 dB	0 dB	0 dB	0 dB
경우 2	-5 dB	0 dB	0 dB	0 dB	0.051 dB
경우 3	-5 dB	-5 dB	0 dB	0 dB	0.065 dB
경우 4	-5 dB	-5 dB	-5 dB	0 dB	0.063 dB
경우 5	-5 dB	-5 dB	-5 dB	-5 dB	0.010 dB




그림 4. 이득 제어를 하지 않을 경우 결합 효율(경우 5)

Fig. 4. Combine efficiency without gain control (case 5).




그림 5. 이득 제어를 했을 경우 결합 효율(경우 5)

Fig. 5. Combine efficiency with gain control (case 5).

그림 4와 그림 5는 표 1, 표 2의 경우 5에 대한 측정 결과이다.

2. 위상 변화에 따른 결합 효율

1) 위상 제어 시스템을 동작시키지 않았을 때

표 3과 그림 6은 가변 블록의 위상 변환량을 임의로 조절했을 때의 결합효율 변화를 측정한 결과이다. 경우 1은 가변 블록 위상변환기의 상대위상변화량이 0일 때의 결과이며, 나머지 경우는 각 경로에 대해 임의로 50도씩 변화를 준 결과이다. 실험 결과 각 경로의 위상이 동일하지 않을 경우 결합효율이 저하됨을 알 수 있다.




그림 6. 경로의 위상차에 의한 결합 효율의 저하

Fig. 6. Decreasing of combine efficiency for phase difference.

2) 위상 제어 시스템을 동작시켰을 때

표 4는 표 3과 같이 가변 블록의 위상을 바꾸어줌

과 동시에 제어시스템을 연동시켰을 때의 실험 결과이다. 각 경로는 위상이 일정하게 유지되므로 표 3의 경우와는 달리 가변 블록의 위상이 임의로 바뀌더라도 결합효율이 저하되지 않음을 알 수 있다.

표 3. 위상 제어 시스템을 동작 시키지 않았을 때의 결합 효율

Table 3. Combine efficiency without phase control system.

	경로 1	경로 2	경로 3	경로 4	결합 효율
경우 1	0 deg	0 deg	0 deg	0 deg	0 dB
경우 2	0 deg	0 deg	-50 deg	+50 deg	-1.696 dB
경우 3	0 deg	+50 deg	-50 deg	+50 deg	-2.432 dB
경우 4	0 deg	-50 deg	-50 deg	+50 deg	-2.495 dB
경우 5	-50 deg	+50 deg	-50 deg	+50 deg	-4.069 dB

표 4. 제어 시스템을 동작 시킬 때의 결합 효율

Table 4. Combine efficiency with phase control system.

	경로 1	경로 2	경로 3	경로 4	결합 효율
경우 1	0 deg	0 deg	0 deg	0 deg	0 dB
경우 2	0 deg	0 deg	-50 deg	+50 deg	0.022 dB
경우 3	0 deg	+50 deg	-50 deg	+50 deg	0.010 dB
경우 4	0 deg	-50 deg	-50 deg	+50 deg	0.014 dB
경우 5	-50 deg	+50 deg	-50 deg	+50 deg	0.034 dB

그림 7과 그림 8는 표 3, 표 4의 경우 5에 대한 측정 결과이며, 그림 9 (a)와 (b)는 실제 제작 및 측정된 회로의 사진이다.




그림 7. 위상 제어를 하지 않을 경우 결합 효율(경우5)
Fig. 7. Combine efficiency without phase control (case 5).






그림 8. 위상 제어를 하였을 경우 결합 효율(경우5)
Fig. 8. Combine efficiency with phase control (case 5).



(a)



(b)

그림 9. 제작 및 측정 회로 사진
(a) RF 전력결합기 (b) 제어시스템

Fig. 9. Photograph of Measured circuits.
(a) RF power combiner part (b) Control system part

V. 결론

일반적으로 N-way 전력 결합기를 이용함으로써

높은 레벨의 출력 전력을 얻을 수 있다. 전력을 결합시켜 주는 전력 결합기의 성능은 결합 효율로 표현되며 이는 경로간의 위상, 이득 불균형에 의해 저하된다. 본 논문에서는 각 경로의 위상과 이득을 제어해줌으로써 경로의 특성을 동일하게 유지하는 전력 결합기의 구조를 제시하고 제작, 실험하였다. 각 경로의 위상 변화량이 $\pm 50^\circ$, 크기 변화량은 $0 \sim -5\text{dB}$ 이내일 때 전력 결합기의 결합 효율이 일정하게 됨을 확인하였다.

하나의 크기·위상 검출기를 4개의 경로에 대해 공유하기 위해 스위치 회로를 구성하였다. 위상 검출기로는 I-Q demodulator를 사용하였으며 마찬가지로 스위치를 사용하여 하나의 mixer로 설계되었다.

본 논문은 N-way대전력 결합기의 제어 시스템에 관한 연구에 중점을 두었으며 이를 바탕으로 대전력 증폭기와 실제 연동 실험이 계속되어야 할 것이다. 연동 실험을 하기 위해서는 다음과 같은 연구가 선행되어야 한다. 첫째 높은 전력 레벨에서 동작하는 N-way 하이브리드의 제작이다. 전력 손실을 최소화하기 위해 다양한 구조와 방식으로 연구되어야 한다. 둘째 coupler에 관한 연구이다. N개의 경로에서 위상, 이득 제어를 위해 일부 신호가 coupler를 통해 분리되는데 여기에 사용되는 N개의 coupler는 경로의 손실을 최소화하기 위해 결합 계수가 작아야 하며 동시

에 특성이 동일해야 한다. coupler의 결합 계수가 서로 다를 경우 제어가 되더라도 각 경로의 위상과 이득이 일치하지 않게 된다.

참 고 문 헌

- [1] Stewart Walker, A Low Phase Shifter Attenuator, *IEEE Trans.* vol. MTT-42, no. 2, 182-185, Feb 1994.
- [2] Shibani K. Koul and Bharathi Bhat, Microwave and Millimeter wave Phase Shifters, (Artech House, 1991), pp. 445-453.
- [3] Kai Chang(ed.), *Handbook of Microwave and Optical Component*, (John Wiley & Sons, 1990), pp. 71-74.
- [4] 정 용채, 혼변조 신호의 개별차수 조정 Predistortion 선형화기 설계, 박사 학위논문, 서강대학교, pp. 84-88, 1996
- [5] 강 인호, RF 증폭기의 이득과 위상 특성 제어 기법, 박사 학위 논문, 서강대학교, pp. 3-6, 1995
- [6] John L. B. Walker(ed.), *High Power GaAs FET Amplifier*, (Artech House, 1993), pp. 298-301.

저 자 소 개

鄭亨泰(正會員)

1973년 1월 26일생, 1997년 2월 서강대학교 대학원 전자공학과 졸업(석사), 1997년 2월 삼성전자 RF회로설계 부문 근무중

張益洙(正會員) 第31卷 A編 第5號 參照

현재 서강대학교 전자공학과 교수

姜元泰(正會員) 第34卷 D編 第9號 參照

현재 서강대학교 대학원 전자공학과 박사과정