The Fabrication of Poly-Si Solar Cells for Low Cost Power Utillity

저가 지상전력을 위한 다결정 실리콘 태양전지 제작

  • Kim, S.S. (School of Electrical and Computer Engineering, Sung Kyun Kwan University) ;
  • Lim, D.G. (School of Electrical and Computer Engineering, Sung Kyun Kwan University) ;
  • Shim, K.S. (School of Electrical and Computer Engineering, Sung Kyun Kwan University) ;
  • Lee, J.H. (School of Electrical and Computer Engineering, Sung Kyun Kwan University) ;
  • Kim, H.W. (School of Electrical and Computer Engineering, Sung Kyun Kwan University) ;
  • Yi, J. (School of Electrical and Computer Engineering, Sung Kyun Kwan University)
  • 김상수 (성균관대학교 전기 전자 및 컴퓨터공학부) ;
  • 임동건 (성균관대학교 전기 전자 및 컴퓨터공학부) ;
  • 심경석 (성균관대학교 전기 전자 및 컴퓨터공학부) ;
  • 이재형 (성균관대학교 전기 전자 및 컴퓨터공학부) ;
  • 김홍우 (성균관대학교 전기 전자 및 컴퓨터공학부) ;
  • 이준신 (성균관대학교 전기 전자 및 컴퓨터공학부)
  • Published : 1997.12.30

Abstract

Because grain boundaries in polycrystalline silicon act as potential barriers and recombination centers for the photo-generated charge carriers, these defects degrade conversion effiency of solar cell. To reduce these effects of grain boundaries, we investigated various influencing factors such as thermal treatment, various grid pattern, selective wet etching for grain boundaries, buried contact metallization along grain boundaries, grid on metallic thin film. Pretreatment above $900^{\circ}C$ in $N_2$ atmosphere, gettering by $POCl_3$ and Al treatment for back surface field contributed to obtain a high quality poly-Si. To prevent carrier losses at the grain boundaries, we carried out surface treatment using Schimmel etchant. This etchant delineated grain boundaries of $10{\mu}m$ depth as well as surface texturing effect. A metal AI diffusion into grain boundaries on rear side reduced back surface recombination effects at grain boundaries. A combination of fine grid with finger spacing of 0.4mm and buried electrode along grain boundaries improved short circuit current density of solar cell. A ultra-thin Chromium layer of 20nm with transmittance of 80% reduced series resistance. This paper focused on the grain boundary effect for terrestrial applications of solar cells with low cost, large area, and high efficiency.

다결정 실리콘에서 결정입계는 광생성된 반송자들의 재결합 중심으로 작용할 뿐 아니라 전위장벽으로 작용하여 태양전지의 변환효율을 감소시킨다. 결정입계의 영향을 줄이기 위해 열처리, 결정입계에 대한 선택적 식각, 결정입계로 함몰전극을 형성하는 방법, 다양한 전극 구조, 초박막 금속 형성 후 전극형성 등 여러가지 요소들을 조사하였다. 질소 분위기에서 $900^{\circ}C$ 전열처리, $POCl_3$ 확산을 통한 게터링, 후면전계 형성을 위한 Al 처리로 다결정 실리콘의 결함밀도를 감소시켰다. 결정입계에서의 반송자 손실을 감소시키기 위한 기판 처리로 Schimmel 식각액을 사용하였다. 이는 texturing 효과와 함께 결정입계를 선택적으로 $10{\mu}m$ 깊이로 식각하였다. 결점입계를 우선적으로 식각한 후면으로 Al을 확산하여 후면에서의 재결합 손실을 감소시켰다. 전극 핑거(grid finger) 간격이 0.4mm인 세밀한 전극 구조에 결정입계로 $0.4{\mu}m$ 깊이로 함몰전극을 추가로 형성하여 태양전지의 단락 전류 밀도가 개선되었다. 80% 이상의 광투과율을 보인 20nm 두께의 크롬 박막 형성으로 직렬 저항을 감소시켰다. 본 논문은 저가의 고효율, 지상 전력용 태양진지를 위해 결정입계에 대한 연구를 하였다.

Keywords