Abstract
A 23GHz 2-stage LNA was designed using MPIE numerical analysis and microwave CAD EEsof softwares. The basic circuit was designed by EEsof tools but analyzed more precisely using numerical MPIE tools and modified. The matching sections of the input and output terminals were designed with paralledl coupled filter-type lines, these matching sections perform impedance matching and DC blocking, more over have the advantages of small discontinuities and small errors in the design process. The FET chip is directly attached to the ground metal. The designed LNA gives 15.2dB gain and 2.7dB noise figure. without considering 1.8dB loss of connectors. These results validate our design process and matching schemes and fabrication technologies over the 20GHz frequency range.
MPIE 수치해석적 기법과 초고주파대 CAD 소프트웨 어 인 EEsof를 활용하여 2단 23 GHz대 저잡음 증폭기를 설계하였다 이 회로는 먼저 EEsof를 이용하여 기초 설계를 하고 MPIE 기볍에 의해 수정과 상세 해석을 실시 하는 방법으로 하였다. 입.출력단의 정합 부분은 평행 결합 여파기 형태로 하였는데 이는 임피던스 정합과 DC 차단을 동시에 실시할 수 있을 뿐만 아니라 불연속 부분이 적고 설계시 해석의 오차가 적은 장점을 가지고 있다. FET칩은 접지 급속 변에서 직접 부착하였다. 제작된 증폭기는 이득이 콘넥터 손실 1.8 dB를 고려하지 않은 상태에서 15.2 dB, 잡음지수가 2.7 dB를 나타냈다. 이와 같은 결과는 본 논문에서 사용한 설계 기법과 정합 기술이 20 GHz대 이상의 회로설계 및 제작에 적합하다고 할 수 있다.
