

이중 δ 도핑층을 이용한 Si 채널 MESFET의 성능 향상에 관한 연구

(Performance enhancement of Si channel MESFET using double δ -doped layers)

李燦豪*, 金東明**

(Chanho Lee and Dong Myoung Kim)

요 약

Si를 이용한 전계 효과 트랜지스터의 전류 구동 능력 향상을 위하여 이중 δ 도핑층을 이용한 Si MESFET을 설계하고 시뮬레이션을 통하여 전기적 특성의 개선을 확인하였다. 두 δ 도핑층 사이의 도핑 농도가 낮은 분리층으로 δ 도핑층에서 넘쳐 나온 carrier가 전류 흐름에 기여함으로써 전류 구동 능력이 크게 향상된다. δ 도핑층 사이의 분리층의 두께와 두 δ 도핑층의 농도비의 변화에 따른 전기적 특성의 변화를 분석하였다. 분리층의 두께는 300~500Å, 도핑 농도비는 3~4일 때 가장 우수한 특성을 나타내었다. 이중 δ 도핑층을 이용한 Si MESFET의 포화 전류는 벌크 채널 MESFET에 비해 최대 75% 이상 개선될 수 있음을 확인하였고 transconductance, 출력 저항, 그리고 subthreshold swing등의 특성들도 개선됨을 확인하였다.

Abstract

A Si-channel MESFET using δ -doped layers was designed and the considerable enhancement of the current driving capability of the device was observed by simulation. The channel consists of double δ -doped layers separated by a low-doped spacer. Carriers are spilt from the δ -doped layers and are accumulated in the spacer. The saturation current is enhanced by the contribution of the carriers in the spacer. Among the design parameters that affect the performance of the device, the thickness of the spacer and the ratio of the doping concentrations of the two δ -doped layers were studied. The spacer thickness of 300~500Å and the doping ratio of 3~4 were shown to be the optimized values. The saturation current was observed to be increased by 75% compared with a bulk-channel MESFET. The performances of transconductance, output resistance, and subthreshold swing were also enhanced.

I. 서 론

반도체에서 도핑(doping)은 전기적 특성을 조절하고 p-n 접합을 가능하게 한다는 면에서 가장 중요한

요소의 하나이다. 반도체 공정 기술의 발전은 불순물의 공간 분포를 100Å 이내로 제한시키는 δ 도핑을 가능하게 하였다^[1]. δ 도핑된 층은 V자형의 전위우물(potential well)을 형성하므로 이종접합(hetero-junction)이 아닌 순수한 Si으로 양자우물(quantum well)을 만들 수 있다. 이렇게 만들어진 양자우물의 에너지 준위는 양자화되고 각 에너지 준위의 전자는 2차원 전자 가스를 형성한다. 이들은 외부에서 photon을 흡수하면 더 높은 에너지 준위로 이동하므로 광학적 탐지기(detector)를 만드는 데 이용할 수 있다^[2-4].

* 正會員, 崇實大學校 電子工學科
(Soongsil University, Department of Electronics)
** 正會員, 國民大學校 電子工學科
(Kook Min University, Department of Electronics)
接受日字:1997年8月7日, 수정완료일:1997年11月12日

δ 도핑을 이용한 트랜지스터의 경우에는 기존의 소자에 비해 높은 2차원 전자 밀도, 높은 transconductance, 높은 항복(breakdown) 전압, 그리고 단채널(short channel) 효과의 완화 등과 같은 장점을 가지고 있다^[5-8]. 또한 δ 도핑은 Si 소자가 submicron 이하의 영역으로 내려가면서 shallow junction을 가능하게 하여 저에너지 이온 주입(ion implantation)의 한계를 극복할 수 있는 대체 수단으로서도 유용하다.

채널에 흐르는 전류는 채널에서의 carrier 농도에 비례하므로 채널에 δ 도핑을 하면 채널의 carrier 농도를 증가시킬 수 있다. 이때 불순물에 의한 이동도의 감소가 예상되지만 carrier 농도의 증가 속도가 훨씬 빠르므로 전체적으로는 전류가 증가한다. 따라서 δ 도핑을 이용하면 구동 전류 값을 증가시킬 수 있다. 한편 δ 도핑층이 형성된 구조에서는 이동도가 벌크에 비해 증가하는 효과를 관찰할 수 있다^[9]. 이것은 실제 이동도가 증가하는 것이 아니고 δ 도핑층에서 공급된 전자 또는 정공이 도핑 농도가 낮은 벌크 영역에서 이동하며 전류를 형성하기 때문이다. 따라서 δ 도핑층을 이중으로 형성시키고 그 사이에 도핑 농도가 낮은 분리층(spacer)을 넣어주면 δ 도핑층에서 나온 carrier가 분리층에 모여 쌓이게되고 그 양은 단일 δ 도핑층에 의한 것보다 훨씬 많다^[10]. 따라서 전류와 transconductance의 증가 효과가 더욱 크게 나타날 수 있고, 전압 증폭률과 고주파 특성을 개선할 것으로 기대된다. 그러나 지금까지는 이러한 소자에 대해 최적화를 위한 특성 분석이 이루어지지 않고 있었다.

따라서, Si를 이용한 전계효과 트랜지스터의 전류 구동능력을 개선하고 2차 효과에 의한 성능의 저하를 개선하며, 향상된 이동도에 의한 고주파 동작 특성의 향상을 위한 이중 δ 도핑 채널 MESFET(Double δ -Doped Channel MESFET: DDC-MESFET)의 전기적 특성에 관하여 연구하였다. DDC-MESFET의 동작 특성은 TMA사의 'MEDICI'를 이용한 모의 실험을 통해 살펴보고 분리층의 두께와 두 δ 도핑층의 농도비가 구동 전류와 transconductance 등에 미치는 영향과 원인을 분석하고 최적화된 구조를 제안하였다.

II. 소자의 구조

본 연구에 이용된 DDC-MESFET은 그림 1에 나

타난 바와 같이 n 채널 소자의 경우 p+ 기판위에 2000Å 두께의 p- 버퍼층과 n형 채널층, 그리고 n-보호층으로 구성되어 있다. p 채널 소자의 경우는 n+ 기판과 n- 버퍼 위에 p형 채널과 p- 보호층으로 구성된다. 채널층은 이중 δ 도핑층과 그 사이의 분리층으로 구성된다. MESFET 구조에서는 채널영역과 드레인 사이에 pn 접합이 형성되지 않고 기판과 드레인 사이에 pn 접합이 형성된다. 따라서 DDN(Double δ -doped N-channel)-MESFET의 경우 드레인과 도핑 농도가 낮은 p- 버퍼층 사이에 pn 접합이 형성되므로 항복 전압이 매우 높다. 또한 게이트는 Schottky contact을 형성하므로 carrier 축적에 의한 기생 capacitance가 매우 작다. 소스/드레인 영역에서도 도핑 농도가 낮은 바닥면에만 접합 capacitance가 형성되고 sidewall capacitance가 없어 기생 capacitance가 매우 작다. 따라서 고속 소자로서 적합한 구조를 거지고 있다.

분리층의 도핑 농도를 결정하는 데는 여러 가지 요인이 고려되어야 하지만 포화 전류의 증가를 목적으로 할 때는 carrier의 농도와 이동도가 최대가 되도록 해야한다. δ 도핑층에서 넘쳐 나온 carrier가 분리층에서 움직이며 형성하는 전류가 포화 전류의 증가에 기여하므로 이동도가 클수록 그 증가폭은 더욱 크다. 따라서 분리층의 도핑 농도가 작을수록 이동도가 크므로 전류 증가폭이 커진다. 그러나 분리층에서도 carrier를 공급한다는 점을 고려하면 도핑 농도는 클수록 좋다. 두 조건을 모두 만족시키기 위하여, 도핑 농도에 대해 이동도가 일정한 값을 유지하다가 갑자기 크게 감소하기 시작하는 도핑 농도인 $5 \times 10^{15} \text{ cm}^{-3}$ 으로 분리층의 도핑농도를 결정하였다^[11]. 현실적으로 실제 소자를 제작할 때 이보다 낮은 도핑 농도를 얻기는 어렵다. 한편, 보호층의 도핑 농도는 좋은 특성의 Schottky contact을 형성시키기 위해 낮을수록 좋다. 시뮬레이션에서는 분리층과 같은 도핑 농도로 지정하였다.

Enhancement-mode MESFET이 갖는 순방향 게이트 바이어스에서의 큰 게이트 누설 전류와 작은 입력 저항으로 인하여 입력 전압의 동작 범위에 제한이 있다. 따라서, 대부분의 MESFET은 MOSFET과는 달리 게이트 전압(V_{GS})이 0V일 때 가장 큰 전류를 흘릴 수 있는 depletion-mode가 주로 사용되며 게이트에 역방향 전압을 인가하여 드레인 전류를 제어한다. 따라서, 채널 차단 전압(MESFET의 pinch-off vol-

tage)이 클수록 전류 구동 능력이 향상되므로 소자 특성의 공정한 비교를 위하여 채널 차단 전압이 동일하도록 선택하였다. 또한, 동작전압의 범위는 2.5~3.0V로 가정하여 드레인 전압(V_{DS})이 2.4V이고 게이트 전압이 1.9V일 때 드레인 전류(I_D)가 $0.1\mu A/\mu m$ 인 경우 소자가 cutoff 영역에서 동작하도록 정하였으며, 이때의 게이트 전압 $V_{GS}=1.9V$ 가 채널 차단 전압(V_p)이 된다. 이 전압이 정해지면 그에 따라 δ 도핑층의 농도가 결정되며, 이 경우 대체로 게이트 전압이 2.5V일 때 드레인 전류는 pn 접합에서의 역방향 누설전류에 해당하는 $0.01\text{pA}/\mu m$ 이하의 전류만 흐르게 된다. 게이트 전압이 $V_{GS}=2.5V$ 인 경우는 MOSFET에서의 게이트 전압이 $V_{GS}=0V$ 인 경우와 같고 $V_{GS}=1.9V$ 인 경우는 MOSFET의 문턱전압(threshold voltage: V_T)에 상응하는 양으로 볼 수 있다. 따라서, 본 논문에서는 드레인 전류가 $I_{D0}=0.1\mu A/\mu m$ 인 경우의 게이트 전압을 $V_{GS}(I_{D0})=V_T$ 라 하고 $I_D=0.01\text{pA}/\mu m$ 인 경우의 게이트 전압을 V_{off} 로 정의하였으며, V_T 가 같으면 pinch-off 전압 V_p 도 같아진다. 또한, MESFET과 MOSFET의 채널 폭(W)이 같아야 하므로 모든 소자에 대해 채널 폭 $1\mu m$ 에 대한 물리량으로 정규화하여 비교하였다. 또한, 본 연구에서 사용한 모든 전압은 소스(source)단자에 대한 전압의 크기만을 나타낸 것으로 n-채널인가 p-채널인가에 따라 서로 다른 부호를 갖게된다. 채널의 길이(L_g)는 모든 경우에 대하여 $1.5\mu m$ 로 통일하여 분석에 사용하였다.




그림 1. 제안된 이중 δ 도핑 n-채널 (DDN) MESFET의 구조

Fig. 1. Sample structure of DDN (Double δ -doped n-channel) MESFET.

DDC-MESFET의 특성을 결정하는 설계 파라미터 중, 본 연구에서는 분리층의 두께와 두 δ 도핑 채널의 도핑 농도비에 따른 영향에 관하여 주로 연구하였다. 실제로 MESFET의 특성에 가장 큰 영향을 미치는 요소는 δ 도핑 채널의 도핑 농도이지만 다른 파라미터를 고정시키면 도핑 농도는 자동으로 결정되므로 제외시켰다. 분리층의 두께는 전류 구동 능력에 큰 영향을 미친다는 점에서, 그리고 δ 도핑 채널의 농도의 비는 병렬전도(parallel conduction)와 soft cut-off 현상 등의 전류 차단 효과에 큰 영향을 미친다는 점에서 분석 대상으로 선정되었다. 분리층의 두께는 100~1000 Å 사이에서 변화시켰고 도핑 농도의 비(기판에 가까운 채널의 도핑 농도에 대한 표면쪽 δ 도핑 채널의 농도의 비)는 1~10 사이에서 변화시켰다. 분리층의 두께가 0이거나 도핑 농도비가 무한대가 되면 단일 δ 도핑 채널(Single δ -doped Channel: SDC) MESFET구조가 된다.

DDC-MESFET의 성능을 비교하기 위하여 벌크 채널 (BC) MESFET과 SDC-MESFET 대하여 동일한 분석을 수행하였다. BC-MESFET은 채널 두께가 1000 Å이 되도록 설계하였다. BC-MESFET의 경우에 동일한 채널 차단(cut-off) 특성을 갖기 위해서는 채널 두께가 좁아질수록 채널 도핑 농도가 증가해야 한다. 채널 두께가 얇아지고 도핑 농도가 증가할수록 전류 구동 능력이 향상되므로 더 성능이 좋은 소자를 설계할 수 있다. 1000 Å의 채널 두께는 채널이 순수한 벌크 특성을 최대한 유지하면서 전류 구동 능력을 가장 높일 수 있는 기준으로 선택되었다. SDC-MESFET은 채널 두께가 매우 얇고 도핑 농도가 매우 높은 극단적인 BC-MESFET의 경우로 볼 수 있다.

III. 결과 및 분석

1. 분리층 두께의 영향

그림 2에 분리층의 두께가 500 Å이고 도핑 농도비가 3인 DDN 소자의 불순물과 전자의 분포가 나타나 있다. 두 개의 δ 도핑층이 있으므로 전위 우물도 두 개가 존재한다. 두 δ 도핑층을 분리시키는 분리층에 의한 에너지 장벽은 양쪽의 δ 도핑층에 의해 자신의 도핑 농도에 의한 것보다 더 낮아진다. 따라서 δ 도핑층으로부터 더 많은 전자가 분리층으로 유입된다. 이

때 분리층의 두께가 얇을수록 에너지 장벽의 감소가 커서 분리층 내의 전자의 농도가 커진다. 한편 분리층에 모인 전자의 농도는 δ 도핑층의 전자 농도의 $\frac{1}{10} \sim \frac{1}{20}$ 정도이나, 분리층의 도핑에 의한 전자 농도에 비해서는 20배정도 큰 값이다. 그리고 분리층에서의 전자 이동도가 δ 도핑층에 비해 5~10배정도 큰 것을 고려하면 분리층에 모인 전자에 의한 전류 흐름은 무시할 수 없을 만큼 큰 값을 알 수 있다. 이 전류 성분의 증가가 DDC-MESFET의 전류 구동 능력을 향상시킨다. 'MEDICI'를 이용하여 시뮬레이션을 하였으므로 δ 도핑층은 고전적으로 처리되어 δ 도핑층에서 에너지 준위가 양자화되는 현상은 결과에 반영되지 않았다.




그림 2. 분리층 두께가 500Å이고 도핑 농도비가 3인 DDN 소자의 불순물과 전자의 분포
 Fig. 2. The profiles of dopants and electrons for a DDN device with a spacer thickness of 500Å and a doping ratio of 3.

게이트 전압이 0V일 때 분리층의 두께에 따른 드레인 포화 전류, $I_{D,sat}$ 의 값과 출력 전도도, g_{ds} 가 그림 3에 나타나 있다. 이 때 기판 전압은 3V로 유지되었고 두 δ 도핑 채널의 농도비는 3으로 정하였다. 포화 전류는 드레인 전압이 2.4V일 때의 드레인 전류값으로 정하였다. DDC-MESFET이 SDC-MESFET이나 BC-MESFET에 비해 더 큰 전류를 흘릴 수 있음을 확인할 수 있다. SDC 소자는 분리층 두께가 0인 DDC 소자와 구조가 같다. 분리층 두께가 300Å일 때 드레인 전류가 최대값을 갖고 이 값은 BC-MESFET의 드레인 전류에 비해 75% 정도 증가한 값이다. 분리층내의 전자의 양은 분리층 두께가 클수록 작아지므로 분리층 두께가 얇아질수록 전류가 더 증가할 것으로 기대된다. 그러나 분리층 두께가 300Å보다 작을

때 전류가 감소하는 이유는 두 δ 도핑층이 가까워지면서 도핑 프로파일(profile)의 겹침(overlap)으로 인해 실질적으로 분리층의 도핑 농도가 증가하여 전자의 이동도가 빠른 속도로 감소하기 때문이다. 시뮬레이션에서 δ 도핑층의 분포는 Gaussian 함수를 가정하였으나 실제 SIMS에 의한 도핑 분포를 살펴보면^[9] 중심에서 멀리 떨어지면서 Gaussian 함수보다 느리게 감소하는 경향을 보여주고 있다.

출력 전류 특성 곡선에서 살펴보아야 할 또 하나의 특성은 바로 포화상태가 얼마나 잘 유지되는지를 보여주는 출력 전도도, g_{ds} 이다. 트랜지스터의 최대 전압 증폭률이 transconductance 와 출력 저항의 곱으로 결정되므로 이 값은 작을수록 좋다. 분리층 두께의 변화에 대해 g_{ds} 값은 민감하지 않지만 두께가 얇을수록 작다. SDC 소자의 경우가 가장 좋은 특성을 가짐을 확인할 수 있다.




그림 3. 분리층 두께에 따른 드레인 포화 전류, $I_{D,sat}$ 과 출력 전도도, g_{ds} 의 변화
 Fig. 3. Dependence of the drain saturation current, $I_{D,sat}$ and the output conductance, g_{ds} on the spacer thickness.

그림 4에 분리층 두께에 대한 최대 transconductance, $g_{m,max}$ 와 MOSFET의 subthreshold swing에 해당하는 특성의 변화가 나타나 있다. $g_{m,max}$ 는 포화 영역에서 ($|V_{DS}|=2.4V$) 게이트 전압이 0V일 때의 최대값을 나타낸 것이다. 분리층의 두께가 300Å 이상이면 $g_{m,max}$ 값은 소자의 구조에 따른 의존도가 작고 BC 소자나 SDC 소자보다 DDC 소자가 큰 값을 갖는다는 것을 알 수 있다. 그러나 게이트 전압에 따른 g_m 값을 비교해 보면 1000Å의 분리층 두께를 갖는 경우 최대값은 비슷하지만 게이트 전압의 증가에 따라 그 값이 급격히 감소하여 게이트 전압이 1V만 되어도

BC 소자의 g_m 과 값이 비슷해진다. 이에 반해 분리층이 300~500Å인 경우는 게이트 전압이 1V가 될 때까지 $g_{m,max}$ 값이 큰 변화 없이 유지된다. 따라서 분리층은 300~500Å의 두께가 적당한 값을 알 수 있다.

Subthreshold swing, S는 MOSFET에서와 마찬가지로 채널이 차단된 이후 누설 전류가 pn접합의 역방향 포화 전류에 해당하는 값으로 얼마나 빨리 감소하는지를 결정한다. 이 값이 너무 크면 게이트 전압이 V_T 를 지난 이후 최대 전압이 가해져도 누설 전류가 여전히 크게 흐르게 된다. 이는 특히 MESFET을 스위칭용으로 사용할 경우 'ON'과 'OFF'의 구별과 'OFF' 상태에서의 누설 전류에 의한 불필요한 전력 소모를 결정하는 중요한 특성 변수의 하나이다. MOSFET에서와 같은 방법으로 subthreshold swing, S를 구한 결과를 보면 n 채널과 p 채널 소자가 거의 같은 값을 갖고, 분리층 두께에 대해 거의 선형적으로 비례함을 볼 수 있다. 따라서 분리층 두께가 얇아질수록 swing 값은 작아진다. 분리층 두께가 300~500Å인 경우 swing은 73~77 mV/dec 이고, SDC 소자가 67 mV/dec로 가장 좋은 특성을 나타낸다.




그림 4. 분리층 두께에 따른 transconductance, $g_{m,max}$ ($|V_{DS}|=2.4V$, $V_{GS}=0V$)와 subthreshold swing, S의 변화

Fig. 4. Dependence of the transconductance, $g_{m,max}$ ($|V_{DS}|=2.4V$, $V_{GS}=0V$) and the subthreshold swing, S on the spacer thickness.

지금까지 모든 소자에 대한 비교는 V_T 가 같다는 가정 하에서 실행되었다. 소자의 구조가 결정되면 V_T 는 δ 도핑층의 도핑 농도에 의해서 결정된다. 시뮬레이션의 경우는 도핑 농도를 임의로 지정하여 원하는 값을 정확히 반영할 수 있지만 실제 소자를 제작하는 경우

에는 도핑 농도를 조절하는데 한계가 있다. 따라서 주어진 특성에 대해 V_T 를 만족시키기 위해 정밀하게 조절할 수 있는 다른 파라미터의 선택이 필요하다. 여러 가지 설계 파라미터중에서 가장 정밀하게 조절 가능한 것이 에피층의 두께이므로, 본 연구에서는 분리층 두께가 그 대상이 될 수 있다.

도핑 농도를 고정시킨 상태에서 분리층의 두께를 변화시켰을 때의 V_T , V_{off} , 그리고 $I_{D,sat}$ 값이 그림 5에 나타나 있다. 전체 불순물의 양을 같게 하기 위해 분리층 두께가 0인 경우, 즉 SDC 소자의 경우 도핑 농도가 두 δ 도핑층의 농도를 더한 것과 같도록 했다. 분리층이 두꺼울수록 분리층에서의 전류 흐름이 증가하므로 V_T 는 커지고 포화 전류값도 커진다. V_T 의 경우 분리층 두께가 100Å 이상에서는 선형적으로 증가함을 볼 수 있다. 그 기울기는 대략 $1mV/\text{Å}$ 으로 MBE의 경우 필름 두께를 2~3Å 정도로 조절할 수 있다는 것을 생각하면 2~3mV의 정밀도로 V_T 를 조절할 수 있다. 포화 전류는 분리층이 두꺼워질수록 증가량이 둔화된다. V_T 를 조절하기 위해 분리층 두께를 변화시킬 때 포화 전류가 급격히 변화하는 것은 바람직하지 않으므로 분리층 두께를 300Å 이상으로 유지하면서 변화시키는 것이 좋다. 이것은 앞서 비교 분석한 DDC 소자의 최적화 조건과도 일치한다.




그림 5. 도핑 농도를 고정시킨 상태에서 분리층 두께를 증가시킬 때 V_T , V_{off} 그리고 포화 전류의 변화

Fig. 5. Dependence of V_T , V_{off} and the saturation current on the spacer thickness when the doping concentration in the δ -doped layers.

앞의 분석 결과를 종합해 보면, 분리층 두께에 따른 소자의 특성은 분리층과 δ 도핑층을 포함한 전체 채널의 두께가 얇을수록 좋다는 것을 알 수 있다. 그러나

분리층이 너무 얇으면 SDC 소자의 특성이 나타나 DDC 소자의 장점을 잃게 된다. 따라서 분리층 두께는 DDC 소자의 특성을 유지하는 범위에서 가능한 한 얇게 하는 것이 좋다.

2. 도핑 농도비의 영향

게이트 전압이 0V일 때 δ 도핑층의 도핑 농도비에 따른 드레인 포화 전류 $I_{D,sat}$ 과 출력 전도도 g_{ds} 가 그림 6에 나타나 있다. 이 때 기판 전압은 3V, V_T 는 1.9V로 유지되었고 두 δ 도핑 채널의 분리층 두께는 500Å으로 정하였다. SDC 소자의 경우는 도핑 농도비가 무한대인 DDC 소자와 같다. 따라서 SDC 소자를 DDC 소자와 함께 표현하기 위해 X축을 도핑 농도비의 역수로 정하면 그 값이 0일 때 SDC 소자의 경우가 된다. 그림에서 위쪽 X축에는 상응하는 도핑 농도비를 나타내었다. 먼저 드레인 전압이 2.4V일 때의 포화 전류를 살펴보면 SDC 소자나 BC 소자에 비해 더 큰 전류를 흘릴 수 있음을 보여주고 있다. 도핑 농도비가 4일 때 드레인 전류가 최대값을 갖고 이 값은 BC-MESFET의 드레인 전류에 비해 75% 정도 증가한 값이다. 분리층내의 전자의 양은 도핑 농도비가 증가할수록 커지므로 드레인 포화 전류도 도핑 농도비에 따라 증가한다. 다만 도핑 농도비가 4보다 더 커지는 경우 carrier의 대부분이 δ 도핑층에 위치하여 이동도를 고려한 전류 구동 능력은 다소 감소하게 된다. 따라서 드레인 포화전류는 도핑 농도비가 4일 때 최대값을 갖는다.




그림 6. 도핑 농도비에 따른 드레인 포화 전류, $I_{D,sat}$ 과 출력 전도도, g_{ds} 의 변화

Fig. 6. Dependence of the drain saturation current, $I_{D,sat}$ and the output conductance, g_{ds} on the ratio of the doping concentrations in the δ -doped layers.

반면에 g_{ds} 값은 도핑 농도비가 작을 때와 SDC 소자의 경우에 작은 값을 가져 포화 전류와는 서로 반대되는 경향을 갖는다. 그림 7에 포화 영역에서 도핑 농도비에 대한 최대 transconductance, $g_{m,max}$ 와 subthreshold swing, S의 변화가 나타나 있다. Transconductance는 게이트 전압이 0V일 때의 값을 나타내었으며 도핑 농도비가 2일 경우 가장 크고, 모든 경우에 BC 소자나 SDC 소자보다 큰 값을 갖는다는 것을 알 수 있다. 그러나 게이트 전압에 따른 g_m 값을 비교해 보면 도핑 농도비가 2인 경우, 게이트 전압이 0V일 때의 $g_{m,max}$ 값은 가장 크지만 게이트 전압의 증가에 따라 그 값이 급격히 감소하여 게이트 전압이 1V만 되어도 SDC 소자의 g_m 과 값이 비슷하거나 더 작아진다. 반면에 도핑 농도비가 3~4인 경우는 게이트 전압이 1V가 될 때까지 g_m 값이 큰 변화 없이 유지된다. 따라서 도핑 농도비가 3~4인 경우가 더 최적화된 값을 알 수 있다.

Subthreshold swing, S는 DDN 소자와 DDP 소자가 거의 같은 값을 갖고 도핑 농도비가 증가함에 따라 swing이 작아짐을 알 수 있다. 따라서 swing을 감소시키기 위해서는 도핑 농도비를 크게 해야한다. SDC 소자는 도핑 농도비가 무한대인 경우이므로 swing 특성은 가장 좋다. 도핑 농도비가 3~4일 때 S는 76~77 mV/dec 이고 SDC 소자가 67 mV/dec 이다.




그림 7. 도핑 농도비에 따른 transconductance, $g_{m,max}$ ($V_{DS}=2.4V$, $V_{GS}=0V$)와 subthreshold swing, S의 변화

Fig. 7. Dependence of the transconductance, $g_{m,max}$ ($V_{DS}=2.4V$, $V_{GS}=0V$) and the subthreshold swing, S on the ratio of the doping concentration in the δ -doped layers.

소자의 구조가 결정되면 V_T 는 δ 도핑층의 도핑 농

도에 의해서 결정된다. 시뮬레이션의 경우는 도핑 농도를 임의로 지정하여 원하는 값을 정확히 반영할 수 있지만, 실제 소자를 제작하는 경우에는 도핑 농도의 조절에는 한계가 있다. 따라서, 에피층의 성장 및 불순물 주입 후의 도핑 농도비는 설계 및 모의실험과는 달라질 수 있다. 이때 전류-전압 특성이 도핑 농도비에 민감하면 도핑 농도비가 조금만 변해도 특성이 큰 차이를 보이게 되므로, 이를 이용한 회로 및 시스템의 특성이 설계와 큰 차이가 존재할 수 있다. 따라서 도핑 농도비를 정할 때는 이 특성들이 도핑 농도비에 민감하지 않은 조건을 찾는 것이 중요하다. 그렇지 않을 경우 제작된 소자의 특성값의 분산(variance)이 매우 커질 수 있기 때문이다. 그림 8에 분리층 두께를 포함한 모든 조건은 고정시킨 상태에서 표면에 가까운 δ 도핑층의 농도를 고정시키고 기판쪽 δ 도핑층의 농도를 변화시켜 도핑 농도비를 변화시켰을 때의 V_T , V_{off} , 그리고 포화 전류를 나타내었다. 도핑 농도비가 작을수록 전체 불순물의 양이 증가하므로 전류 흐름이 증가하고 V_T 와 포화 전류값도 커진다. V_T 의 경우 도핑 농도비의 역수에 비례해서 선형적으로 증가함을 볼 수 있다. 따라서 도핑 농도비가 작을 경우 작은 오차에 의해서도 전류-전압 특성이 크게 변한다는 것을 쉽게 예상할 수 있다. 도핑 농도비가 3에서 4로 변할 때 V_T 가 0.4V 변하므로 도핑 농도가 10% 변하면 V_T 는 0.13V 정도 변하게 된다.




그림 8. 게이트에 가까운 δ 도핑층의 농도를 고정시켰을 때 도핑 농도비에 대한 V_T , V_{off} , 그리고 포화 전류의 변화

Fig. 8. Dependence of V_T , V_{off} and the saturation current of the ratio of the doping concentration in the δ -doped layers when the doping concentration of the δ -doped layer near the surface.

따라서 도핑 농도비는 4이상을 유지하는 것이 도핑 농도의 오차에 무관하게 균일한 소자 특성을 유지하는데 도움이 된다.

IV. 결 론

Si 에피층에 이중 δ 도핑층과 그 사이의 분리층을 이용한 채널을 형성시킨 MESFET을 설계하여 시뮬레이션을 통해 그 특성이 BC-MESFET에 비해 매우 우수함을 확인하였다. DDC-MESFET의 개선된 전기적 특성은 δ 도핑층에서 공급된 carrier가 도핑 농도가 낮고 이동도가 높은 채널 영역에서 전류를 형성하기 때문이다. 분리층의 두께 변화에 따른 전기적 특성의 변화를 모의 실험한 결과 공정 변수의 오차에 무관하게 정확하고 균일한 V_T 를 필요로 하는 경우에 유용한 소자 구조임을 확인하였으며, 동일한 V_T 에서는 분리층의 두께가 300~500Å 일 때 가장 특성이 좋았다. BC-MESFET에 비해 포화 전류는 75%, trans-conductance는 40%가 증가하였다. 분리층 두께는 DDC 소자의 특성을 유지하는 범위에서 가능한 한 얇을수록 좋다. 한편, 두 δ 도핑층의 도핑 농도비는 3~4일 때 가장 좋은 특성을 나타내었고, 도핑 농도비가 너무 작으면 V_T 가 도핑 농도 값에 민감하게 변화하여, 작은 도핑 농도 오차에도 V_T 가 크게 변할 수 있으므로 적절한 도핑 농도비를 유지해야 함을 확인하였다. DDC-MESFET은 MESFET 자체의 기생 capacitance가 작고 구동 전류가 매우 크므로 고속 스위칭 소자로 이용할 수 있을 것으로 기대된다.

감사의 글

※ 본 연구는 서울대학교 반도체공동연구소 교육부 반도체분야 학술연구조성비(과제번호: ISRC 96-E-1311)에 의해 수행되었습니다

참 고 문 헌

- [1] H.-J. Gossmann and E. F. Schubert, "Delta Doping in Silicon," *Critical Reviews in Solid State and Material Sciences*, vol. 18, no. 1, pp. 1-67, 1993.
- [2] J. S. Park, R. P. G. Karunasiri, Y. J. Mii

- and K. L. Wang, "Hole Intersubband absorption in δ -doped multiple Si layers," *Appl. Phys. Lett.*, vol. 58, pp. 1083-1085, 1991.
- [3] C. Lee and K. L. Wang, "Intersubband absorption in Sb δ -doped molecular beam epitaxy Si quantum well structures," *J. Vac. Sci. Technol. B*, vol. 10, pp. 992-994, 1992.
- [4] G. Tempel, N. Schwarz, F. Müller and F. Koch, "Infrared resonance excitation of δ -layers-A silicon-based infrared quantum-well detector," *Thin Solid Films*, vol. 184, pp. 171, 1990.
- [5] E. F. Schubert, H. S. Luftman, R. F. Kopf, R. L. Headrick and J. M. Kuo, "Secondary-ion mass spectroscopy on δ -doped GaAs grown by molecular beam epitaxy," *Appl. Phys. Lett.*, vol. 57, pp. 1799-1801, 1990.
- [6] R. G. Biswas, N. L. Mathey, P. J. Phillips, S. M. Newstead, T. E. Whall, S. Taylor and A. Gundlach, "Silicon boron delta doped FET: growth and fabrication," *Electronic Letters*, vol. 28, no. 7, pp. 667-668, 1992.
- [7] A. C. G. Wood, A. G. O'Neil, P. J. Phillips, R. G. Biswas, T. E. Whall and E. H. C. Parker, "Transconductance and mobility of Si:B delta MOSFETs," *IEEE Trans. Electron Devices*, vol. 40, no. 1, pp. 157-162, 1993.
- [8] S. L. Wu, T. K. Carns, S. J. Wang and K. L. Wang, "A boron delta doped Si MOSFET grown by MBE," *Appl. Phys. Lett.*, vol. 63, No. 10, pp. 1363-1365, 1993.
- [9] 이찬호, "저온 변조 성장 기법을 이용하여 Sb가 δ 도핑된 다층 구조의 Si 분자선 박막 성장과 특성 분석," 전자공학회논문집, 제32권 A편 제12호, pp. 142-148, 1995
- [10] S. J. Wang, S. L. Lu, H. D. Chung, T. K. Carns, X. Zheng, and K. L. Wang, "A p-channel coupled delta-doped silicon MESFET grown by molecular beam epitaxy," *IEEE Electron Device Lett.*, vol. 15, no. 6, pp. 206-208, 1994.
- [11] S. M. Sze, *Physics of Semiconductor Devices*, Wiley, pp. 29, New York, 1981.

 저 자 소 개

李 燦 豪(正會員) 第 34卷 D編 第 4號 參照

金 東 明(正會員) 第 34卷 D編 第 4號 參照