

論文97-34D-9-5

본딩와이어를 이용한 MMIC용 고품질 수직형 인덕터

(Novel High-Q Vertical Inductor Using Bondwires for MMICs)

李 勇 九 * , 尹 尚 基 * , 李 海 英 *

(Yong-Goo Lee, Sang-Ki Yun, and Hai-Young Lee)

요 약

본딩와이어를 이용한 수직형의 고품질(High-Q) 인덕터를 제안하고, PEEC(Partial Equivalent Element Circuit), FDM(Finite Difference Method) 그리고 모멘트법(Method of Moments) 등의 수치해석 방법들을 이용하여 광대역(DC~10 GHz)에서 해석하였다. 수직형 인덕터의 고유한 전기적 특성이 수평형 인덕터에 비하여 우수함을 자기 결합도(Magnetic Coupling)와 접지평면의 차폐효과 측면에서 전기적 특성 비교를 통하여 확인하였다. 수직형 인덕터의 예로서, 본딩와이어를 이용하는 현재의 자동화 본딩의 공정변수에 따른 전기적 특성 변화를 고려하여 최적 설계한 후 그 전기적 특성을 계산하였다. Q-factor, 유효 인덕턴스, 차단 주파수 등을 비교한 결과, 수직형 본딩와이어 인덕터가 기존의 나선형 인덕터보다 전기적 특성이 우수함을 확인하였다.

Abstract

A novel high-Q vertical inductor for MMICs is proposed and characterized in a wide range of frequencies(DC~10 GHz) using the numerical methods such as the PEEC(Partial Equivalent Element Circuit), the FDM(Finite Difference Method) and the MoM(Method of Moments). Electrical superiority of the vertical inductor to the horizontal is observed in terms of the magnetic flux linkage and the ground screening effect. The vertical bondwire inductor is designed in consideration of the wire bonding feasibility and the optimum electrical performance. This structure is also analyzed using the equivalent circuit and compared with the conventional spiral inductors. From the calculated results, high Q-factor, inductance, and cut-off frequency are observed to be inherent characteristics of the vertical bondwire inductor.

I. 서 론

최근 무선통신기술의 급격한 발달은 송수신부 RF 핵심 부품용 반도체 소자의 설계 및 생산기술의 개발

* 正會員, 亞洲大學校 電氣電子工學部

(School of Electrical and Electronics Engineering,
Ajou University)

※ 본 연구는 97년도 교육부 학술 연구조성비(과제번호
: 반도체 ISRC 97-E-3023)에 의하여 연구되었음

接受日字: 1997年6月12日, 수정완료일: 1997年7月25日

을 기본전제로 하고 있다. 이에 따라 무선통신 장비의 필수요건인 고속, 고성능, 다기능, 경량화, 고신뢰도 및 저렴한 가격을 충족시키기 위하여, 무선 통신용 단일 기판 집적회로(MMIC : Monolithic Microwave Integrated Circuit)의 개발이 매우 중요하다^[1,2].

특히, MMIC 기술을 이용한 무선통신의 핵심 기술인 저잡음 증폭기(LNA) 설계, 협대역 임피던스 정합(narrow-band impedance matching) 설계, 고성능의 선형 여파기(linear filters) 설계 그리고 저손실의 소자 설계(low voltage / low power design)에 있

어 기본이 되는 인더터는 Q-factor가 높아야 한다^[3,4]. 현재 MMIC 소자에 일반적으로 사용되고 있는 인더터는 나선형(spiral) 인더터로 쉽게 구현할 수 있는 장점이 있으나, 전체 MMIC 소자에서 상대적으로 매우 큰 면적을 차지하며, 고유한 도체손실 및 유전체 손실로 인하여 Q-factor가 낮게 되는 단점이 있다. 따라서, Q-factor가 높은 나선형 인더터를 구현하기 위하여 재질이 금인 도선의 두께 및 도선의 폭을 증가시켜 저항을 낮추므로써 Q-factor를 높이는 연구결과가 보고되었다^[3,5]. 그러나, 도선의 두께를 높이는 공정은 생산단가를 불가피하게 상승시키고, 인더터 중심부를 연결하기 위한 현가(air bridge)공정을 어렵게 하며, 도선 폭을 증가시킬 경우 MMIC 소자 내에서 인더터의 점유면적이 상대적으로 증가하므로 두 방법 모두 저가격 대량생산에는 적합하지 않다. 또한, 높은 Q-factor를 얻는 것과 동시에 인더턴스를 증가시키는 것이 중요하므로, 인더턴스를 높이기 위해서 도선의 길이를 증가시키는 방법이 있으나 제한된 면적내에 나선형 인더터를 제작하기 위해서는 도선간의 폭이 좁아지므로 도체 저항이 증가하여 Q-factor가 감소하게 된다. 따라서 Q-factor의 감소를 피하면서 인더턴스를 높이기 위해서는 나선형 인더터의 점유면적이 증가하게 되어 생산 가격 상승과 함께 접지 평면과 도선간의 정전용량 및 기판의 유전체 손실로 인하여 차단 주파수가 감소하는 문제가 발생한다^[6]. 현재까지 인더턴스 증가를 위한 방법으로서 디층 인더터^[7,8]가 제안되었고, 정전용량과 유전체 손실에 의한 컨터턴스를 줄이기 위한 방안으로 도선을 유전체 기판으로부터 띠우는 현가 인더터^[9,10]에 관한 연구결과가 보고되었으나, 생산단가의 급격한 상승으로 인하여 상용화에 어려운 문제점이 있다.

본 논문에서는 상기한 수평형의 나선형 인더터의 낮은 Q-factor, 넓은 점유면적, 제작의 난이도 등을 해결하기 위하여 제조공정이 간단하고 경제적인 본딩와이어를 이용한 집적회로용 수직형 인더터를 제안한다. 수직형 인더터에 관한 연구결과는 현재까지 발표된 바 없으며, 수직형 및 수평형 인더터의 정량적인 전기적 특성비교 또한 이루어지지 않았다. 수직형 인더터의 경우 접지 평면의 와류(eddy current) 영향이 적으므로 자체 인더턴스가 크고, 여러 전류 환(current loop)간의 높은 자기결합도(flux linkage)에 기인한 상호 인더턴스의 증가에 의하여 전체 인더턴스가 크게

증가함을 PEEC방법^[11], 현상학적 도체손실 등가기법^[12], 모멘트법^[13]을 통하여 확인하였다. 또한 정전용량과 도체 저항이 낮으며 상대적으로 손실이 작아서 Q-factor와 차단주파수 특성이 우수함을 확인하였다.

실제 제작 가능한 본딩와이어 구조^[14,15,16]를 바탕으로 전기적 특성을 최적화하는 수직형 인더터 구조를 설계하고 해석하였다. 10 GHz까지의 전기적 특성을 해석한 결과, 기존의 발표된 수평형 인더터에 비하여 단위면적당 인더턴스가 크고^[17,18,19], 도체 손실과 정전용량이 작아서 Q-factor와 공진 주파수가 향상되었다. 특히 와이어 본딩은 양산성 있는 안정된 공정이며, 높은 Q-factor를 얻기 위하여 수평형 인더터와는 달리 두꺼운 도체 공정 및 현가(air bridge) 공정이 필요하지 않으므로, 경제적인 소자생산에 효과적으로 이용될 것으로 기대된다.

II. 구조 및 해석 방법

1. 집적회로용 수직형 인더터 구조

본 논문에서 제안한 본딩와이어를 이용한 집적회로용 수직형 인더터를 그림 1에 보였다. 그림 1의 인더터는 두께가 100 μm인 GaAs기판 위에 선폭이 15 μm, 두께가 2 μm인 마이크로스트립으로 연결된 면적이 70 μm × 70 μm인 본딩 패드들을 직경이 25 μm인 본딩와이어로 와이어 최대 높이를 350 μm로 하면서 와이어 사이를 80 μm 간격을 두고 삼중 와이어 본딩한 구조이다.

그리고 이 구조는 고탄성 재질의 본딩와이어를 미세간격(fine pitch) 와이어 본딩 장비를 이용하여 구현이 가능하다^[13,14,15]. 이 수직형 본딩와이어 인더터의 점유면적은 540 μm × 230 μm로 면적이 350 μm × 350 μm인 나선형 인더터와 동일하나, 도선 역할을 하는 본딩와이어 대부분이 공기중에 위치하므로 정전용량 및 유전체손실을 줄이고 공진주파수를 높일 수 있으며 이상적 인더터인 솔레노이드(solenoid) 형태를 가지므로 고효율의 인더턴스를 얻기에 적합한 구조이다.

2. 등가회로 및 해석방법

(1) 등가회로

기존의 수평형 나선형 인더터들과 본 논문에서 제안한 본딩와이어를 이용한 수직형 인더터의 유효 인더턴

스, Q-factor 그리고 차단 주파수를 비교하기 위하여 그림 2의 등가회로를 이용하였다.




그림 1. 본딩와이어를 이용한 수직형 인더터

Fig. 1. Vertical integrated inductor using bond-wires.




그림 2. 수직형 인더터의 등가회로

Fig. 2. The equivalent circuit of a vertical inductor.

수평형의 나선형 인더터의 경우 C_1 , C_2 는 GaAs 기판상의 스트립 라인들의 내부 정전용량(capacitance)이며, C_C 는 스트립 라인간의 상호(mutual) 결합용량을 의미한다. 그리고 R 과 L 은 스트립 라인의 도체저항 및 인더턴스에 대응된다.

본 논문에서 제안한 수직형 인더터의 경우, C_1 , C_2 는 각각 스트립 라인과 본딩 패드의 정전용량에 대응되며, C_C 는 본딩와이어와 스트립 라인간의 상호(mutual) 정전용량을 의미한다.

R 은 스트립 라인의 도체손실 및 본딩와이어의 도체손실과 방사손실에 의한 저항이며, L 은 스트립과 본딩와이어의 인더턴스이다. 한편, 등가회로에서 유전체 손

실에 의한 컨덕턴스는 무시하였는데, 이는 Si 기판을 이용하는 인더터의 경우와 달리 GaAs 기판의 손실계수($\tan \delta$) 항이 매우 작고 그림 1에 보인 바와 같이 본딩와이어 인더터의 대부분이 공기중에 있기 때문이다.

(2) 해석방법

본딩와이어 및 스트립 라인의 R 과 L 은 각각 모멘트법, PEEC 방법에 의하여 계산되는데 모멘트법을 통한 R 의 계산시, 현상학적 도체손실 등가기법^[12]을 결합하여, 광대역 주파수 범위에서 도체손실과 방사손실(radiation loss)를 함께 계산할 수 있도록 하였다. 그리고 자기(self) 정전용량 및 상호(mutual) 정전용량은 3차원 유한차분법(finite difference method)을 이용하여 계산하였다.

가. Partial Element Equivalent Circuit(PEEC) 방법

기존의 나선형 인더터 및 본 논문에서 제안한 인더터 구조의 인더턴스 값은 유한요소법(finite element method) 등으로 계산할 수 있으나, 구조의 복잡성으로 인하여 방대한 계산량이 필요하다. 따라서, 짧은 시간 안에 복잡한 구조의 인더터를 해석하기 위하여 PEEC 방법을 이용하였다^[11]. PEEC방법은 해석할 구조를 컴퓨터를 이용한 계산을 하기에 용이한 형태로 쉽게 변환하고 특히 전류의 흐름이 있는 폐회로에서만 정의되는 인더턴스를 폐회로가 아닌 실제로 구하고자 하는 패키지(package)나 도선들의 경우에 쉽게 적용할 수 있는 장점이 있다.

나. 모멘트법

그림 1에 보인 본딩와이어의 입력 임피던스를 모멘트법으로 계산하기 위하여, 본딩와이어를 1차 선형 분할(9개의 직선 와이어) 및 2차 세부 분할(36개 펄스 조각)로 나누었다. 각 세부 분할에서의 전류를 펄스시험(pulse testing) 함수 및 펄스확장(pulse expansion) 함수로 전개하고 펄스시험(pulse testing) 함수를 이용하여 Galerkin's Process를 수행하였다^[13]. 본딩 패드의 자체 정전용량은 매우 작으므로 모멘트법 계산의 편의를 위하여 무시하였다. 또한, 기판 모드(Substrate mode)는 100 GHz 이상에서 발생되며 본딩와이어의 방사 효과(radiation effect) 및 기판 모드와의 결합 효과(substrate mode coupling effect)가 매우 작으므로 계산이 고려된 주파수 대역에서 본딩와이어 양끝 쪽의 구조 및 유전율의 불연속 효과를 무시하였다.

III. 결과 해석

1. 수평형 및 수직형 인더터의 전기적 특성 비교

- (1) 자기 인더턴스(self inductance)에 미치는 접지평면의 효과




그림 3. 완전접지평면상의 (a) 수평 환과 (b) 수직 환

Fig. 3. (a) Horizontal and (b) vertical loops on the perfect ground plane

접지평면에 대하여 수평 및 수직인 환(loop)을 그림 3(a), (b)에 각각 보였으며 계산시 접지평면은 완전접지평면(perfect ground plane)으로 가정하였다. 환의 둘레길이와 접지평면에 대한 높이(h)를 변화시키면서 계산한 인더턴스를 그림 4에 나타내었다.




그림 4. 환의 크기 및 접지평면으로부터의 높이에 따른 자기 인더턴스

Fig. 4. Self inductances to the loop size of loops and height from ground plane.

그림 3에 보인 수직 환 및 수평 환의 둘레길이(4a)가 감소함에 따라 인더턴스 감소를 그림 4에서 관찰할 수 있는데, 이는 인더터스의 크기에 관여하는 자속 통과 면적이 효과적으로 감소하기 때문이다. 또한, 접지평면에 대한 높이가 낮을 수록 수평 환의 인더턴스는 급격하게 감소하는 것에 비하여 수직 환의 인더턴스는 상대적으로 천천히 감소하며, 환의 둘레길이가 길수록 그 정도가 현저해짐을 관찰할 수 있다. 이것은 영상이론(image theory)에 의하여 간단히 설명될 수 있다. 수평 환의 경우 수직 환에 비하여 구조적으로 전류의 상쇄 정도가 크므로, 접지평면에 대한 높이가 감

소할 수록 수평 환에 흐르는 전류가 효과적으로 감소하게 된다. 이로 인하여, 수직 환에 비하여 수평 환의 인더턴스는 접지평면에 대한 높이의 감소에 대하여 급격히 감소한다. 위에 보인 결과는 접지평면 위에 있는 원형 환의 인더턴스 결과^[6]와 비교하여 5% 오차 허용범위내에서 잘 일치함을 확인하였다.




그림 5. (a) 수평한 이중 환과 (b) 수직한 이중 환

Fig. 5. (a) Horizontal and (b) vertical double loops.

- (2) 다중 환에서의 자속결합(flux linkage) 및 상호 인더턴스

실제 MMIC에 사용되는 인더터는 여러 환으로 구성되므로 그림 5에 보인 이중 환(double loops)를 간의 상호 결합으로 인한 인더턴스 증대를 계산하였다. 이중 수평 환은 외부 환과 내부 환으로 구성된다. 외부 환의 크기($a \times a$)를 $300 \mu\text{m} \times 300 \mu\text{m}$ 로 고정하고 사이간격(d)에 따라 스트립의 폭(w)을 일정하게 유지하면서 내부 환의 크기를 변화시켰다. 이중 수직 환은 수평 환과는 달리 외부 환, 내부 환의 구분이 없으며 두환의 크기 및 스트립 폭(w)은 $300 \mu\text{m} \times 300 \mu\text{m}$, $15 \mu\text{m}$ 로 고정시켰다. 또한, 이중 수평 환 및 수직 환 모두 스트립 두께(t)는 $2 \mu\text{m}$, 접지평면으로부터의 높이(h)는 $100 \mu\text{m}$ 로 동일하게 고정되었다. 이중 수평 환 및 수직 환 구조에 따른 환 사이 전기적 상호 관계를 비교하기 위하여, 상기한 구조를 유지하고 환의 사이간격(d)만을 변화시키면서 계산한 상호 인더턴스(mutual inductance)를 환 사이간격이 0일 때의 상호 인더턴스에 대하여 각각 정규화 하여 그림 6에 보였다. 환 사이간격이 0일 때는 물리적으로는 단일 환이 되나, 계산결과의 정규화를 위하여 사이간격이 0일 때도 각 환에 흐르는 전류가 서로 독립되었다고, 가정하였다.

그림 6로부터, 사이간격(d)의 증가에 따라 수직 환 및 수평 환 모두 상호 인더턴스가 지수 합수적으로 급격하게 감소하며, 수직 환에 비하여 수평 환에서의 인더턴스 감소 정도가 상대적으로 큼을 알 수 있다. 수

평 환의 경우 사이간격이 $140 \mu\text{m}$ 일 때는 구조적으로 내부환의 크기가 0이 되므로 상호 인더턴스는 0이 된다. 이는 이중 수평 환의 구조에서 내부환과 외부환의 간격(d)이 증가하면, 유효 자속 공유면적이 급격히 감소하나, 이중 수직 환은 유효자기 공유면적이 환의 간격에 따라 상대적으로 크게 변하기 때문이다. 이로부터, 수직형 구조의 인더터 경우 양성의 유도성 자기결합이 효과적으로 증가하여, 환 수에 따라 인더턴스가 크게 증가한다.

(3) 점유면적 및 정전용량

두께가 $100 \mu\text{m}$ 인 GaAs 기판상에 위치하는 이중 수평형 인더터와 이중 수직형 인더터의 길이를 $2080 \mu\text{m}$ 로 동일하게 하고 환간 사이간격은 $10 \mu\text{m}$ 로 고정한 후, 1 GHz 주파수에서 L과 C를 계산하여 표 1에 나타내었다.

표 1. 도선 길이가 $2080 \mu\text{m}$ 로 동일한 이중 수평 환과 이중 수직 환의 전기적 특성 비교

Table 1. Comparison of electrical characteristics between double horizontal loops and double vertical loops of total $2080 \mu\text{m}$ length.

구분	이중 수직 환	이중 수평 환
점유면적(μm^2)	$260 \times 40 = 1040$	$300 \times 300 = 90000$
전체 인더턴스(nH)	2.15	1.97
정전용량(fF)	44	176

표 1에서 수직 환 인더터의 GaAs 기판 점유면적이 수평 환 인더터에 비하여 8.5 배 이상 적으며, GaAs 기판에 접하는 도선의 총면적이 매우 작아서 접지평면과 인더터간의 기생 정전용량이 4 배 이상 감소하므로 인더터의 차단 주파수를 크게 증대시킬 수 있다. 또한, 수평 환 구조에 비하여 수직 환 인더터의 인더턴스가 약 0.2 nH 정도 큼을 알 수 있는데, 이는 접지평면에 의한 영상효과로 인한 부성 상호 인더턴스 영향을 수직 환 인더터에 비하여 수평 환 인더터가 더 크게 받기 때문이다.

2. 본딩와이어를 이용한 수직형 인더터

그림 1에 보인 수직형 본딩와이어 인더터의 전기적 성능을 확인하기 위하여 등가회로의 각 변수를 계산하였다. 그림 7의 마이크로스트립과 본딩와이어의 직렬 저항(R)은 현상학적 도체손실 등가기법과 모멘트법을

결합하여 수 GHz 이상에서 발생하는 본딩와이어의 방사 저항까지 고려하여 계산되었다.




그림 7. 마이크로스트립 및 본딩와이어의 직렬 저항

Fig. 7. Calculated series resistances of microstrips and bonding wires.

표 2. 수직형 본딩와이어 인더터와 나선형 인더터들의 등가변수

Table 2. Equivalent parameters values of the vertical bondwire inductor and spiral inductors.

인더터 종류 등가변수	수직형 본딩와이어 인더터	Pettenpaul [16]	Shih [17]
L (nH)	4.2	3.4	4.1
R (Ω)	2.3	2.2	6.5
C1 (pF)	0.09	0.07	0.1
C2 (pF)	0.09	0.1	0.14
Cc (fF)	8.5	55	-17

그림 7에서 전체저항("total")은 마이크로스트립과 본딩와이어의 저항을 합한 값이다. 그림 7에서 본딩와이어의 전체 길이가 마이크로스트립에 비하여 2.5 배 이상 길으나 마이크로스트립의 전체 저항이 본딩와이어에 비하여 25 GHz 까지 큼을 관찰할 수 있다. 25 GHz 이후로는 본딩와이어의 저항이 더 크게 되는데, 이는 본딩와이어의 증대된 방사저항에 기인한다. 이와 같이 본딩와이어의 저항이 마이크로스트립에 비하여 작으므로, 마이크로스트립만으로 제조되는 수평형 나선형 인더터에 비하여 전체 저항이 크게 감소하여 Q-factor를 증가시킨다. 본딩와이어 부분의 인더턴스 계산시 filament 수를 16개로 하여 실제 원형 와이어와 구조가 동일하도록 근사시켰다. 정전용량의 계산시, 구조적인 불연속에 의한 영향까지 고려할 수 있도록 그림 1에 보인 구조에 대하여 70만 개 이상의 셀 분

할을 하였다. 수직형 본딩와이어 인더터의 계산된 등가변수와 최근에 발표된 수직형 본딩와이어와 동일면적을 갖는 대표적 나선형 인더터들^[16,17]의 등가변수값을 표 2에 나타내었고, 이로부터 계산된 유효 인더턴스와 Q-factor를 각각 그림 8와 그림 9에 나타내었다.




그림 8. 수직형 본딩와이어 인더터와 나선형 인더터 간의 유효 인더턴스 비교

Fig. 8. Comparison among calculated inductances of vertical bonding wire inductor and spiral inductors.




그림 9. 수직형 본딩와이어 인더터와 나선형 인더터 간의 효과적인 Q-factor 비교

Fig. 9. Comparison among calculated Q-factors of a vertical bondwire inductor and spiral inductors.

그림 8에서 차단 주파수(7 GHz) 이전까지 수직형 본딩와이어 인더터의 유효 인더턴스가 가장 큼을 관찰할 수 있다^[18]. 그림 9으로부터, 수직형 본딩와이어 인더터의 Q-factor는 Pettenpaul의 나선형 인더터에 비하여 20 %, Shih의 나선형 인더터에 대해서 280 % 이상 향상되었음을 관찰할 수 있다. 여기에서 Pettenpaul은 높은 Q-factor를 위하여 재질이 금인 스트립의 두께를 5 μm 로 매우 두껍게 하므로써 그림 9의 결과를 얻은 것에 비하여, 수직형 본딩와이어 인더

터는 재질이 금인 스트립 두께를 2 μm 로 유지하므로 낮은 제조 원가로 제작 가능한 장점이 있다. 또한, 차단주파수는 Shih의 나선형 인더터, 수직형 본딩와이어 인더터, 그리고 Pettenpaul의 나선형 인더터 순으로 높은 값을 보인다. 여기에서 Shih에 의한 나선형 인더터의 차단 주파수가 가장 높은 이유는 차단 주파수보다 낮은 일정 주파수에서의 실험결과로부터 부호가 음인 상호 정전용량을 가정한 후 차단주파수를 계산하였기 때문이다. 그리고 Pettenpaul은 GaAs 기판의 두께를 150 μm 로 하여 정전용량을 크게 줄여 차단주파수를 증가시켰다. 상기한 유효 인더턴스, Q-factor, 그리고 차단 주파수를 종합적으로 비교하여 표 3에 정리하였다. 실제 사용 주파수 대역을 감안할 때, 수직형 본딩와이어 인더터의 Q-factor 및 유효 인더턴스 등이 우수함을 확인할 수 있다.

표 3. 여러 인더터의 유효 인더턴스, Q-factor, 차단주파수 (4 GHz)

Table 3. Effective inductance, Q-factor, and cutoff frequency of different inductors(4 GHz).

인더터 종류 특성	수직형 본딩와이어 인더터	Pettenpaul [16]	Shih [17]
유효 인더턴스(nH)	47	40	40
Q-factor	35	29	13
차단 주파수(GHz)	8	7.7	85

IV. 결 론

본 논문에서는 수평형의 나선형 인더터의 낮은 Q-factor, 넓은 점유면적, 제작의 난이도 등의 단점을 해결할 수 있는 집적회로용 수직형 본딩와이어 인더터를 제안하고 이론적 해석을 통하여 수평형 인더터와 정량적인 비교를 하였다. 수직형 인더터의 경우 접지 평면의 와류(eddy current) 영향이 적으로 자체 인더턴스가 크고, 여러 전류 환(current loop)간의 높은 자기결합도(flux linkage)에 기인한 상호 인더턴스의 증가에 의하여 전체 인더턴스가 크게 증가함을 확인하였다. 현재의 자동본딩 장치로 구현 가능한 본딩 와이어 인더터를 최적 설계하고 이를 현상학적 도체손실 등가기법, 모멘트법, PEEC방법, 그리고 유한 차분법을 이용하여 계산하였다. 차단주파수 7 GHz이전까지 수직형 본딩와이어 인더터의 유효 인더턴스와

Q-factor가 발표된 다른 나선형 인덕터에 비해서 상대적으로 우수함을 확인하였다. 또한, 수직형 본딩와이어 인덕터가 Q-factor, 인더턴스 그리고 차단 주파수 등에서 기준 수평형의 나선형 인덕터보다 향상된 성능들을 보임을 확인하므로써 수직형 인덕터 고유의 성질이 수평형 인덕터의 특성보다 우수함을 입증하였다. 본 논문에서 제안한 수직형 인덕터는 높은 Q-factor를 필요로 하는 초고주파 기본 수동소자로 폭넓게 활용될 수 있다.

참 고 문 헌

- [1] R. Goyal, *Monolithic Microwave Integrated Circuits : Technology & Design*, Artech House, 1989
- [2] C. Yuen, E. Balderrama, W. Findley, L. Kirby, J. Lee, and P. Sturzu, "A 20 GHz MMIC Power Module for Transmit Phased Array applications," *IEEE MTT-s Digest*, 1996, pp. 1163-1166
- [3] S. Chaki, S. Aono, N. Andoh, Y. Sasaki, N. Tanini, and O. Ishihara, "Experimental Study on Spiral Inductors," *IEEE MTT-s Digest*, 1995, pp. 753-756
- [4] M. Parisot, Y. Archambault, D. Pavlidis, and J. Magarshack, "Highly Accurate Design of Spiral Inductors for MMIC's with Small Size and High Cut-off Frequency Characteristics," *IEEE MTT-s Digest*, 1984, pp. 106-110
- [5] M. Hirano, Y. Imai, and K. Asai, "1/4 Miniaturized Passive Elements for GaAs MMICs," *Proc. of IEEE GaAs IC Symposium*, 1991, pp. 37-40
- [6] I. Wolff and H. Kapusta, "Modeling of Circular Spiral Inductors for MMICs," *IEEE MTT-s Digest*, 1987, pp. 123-126
- [7] Y. Seo and V. Tripathi, "Spiral Inductors in RFIC's and MMIC's," *Proc. of Asia Pacific Microwave Conference*, 1995, pp. 454-457
- [8] L. Zu, Y. Lu, and et. al., "High Q-factor Inductors Integrated on MCM Si Substrates," *IEEE Trans. on Components, Packaging, and Manufacturing Tech -Part B*, vol. 19, no. 3, pp. 635-642, Aug. 1996
- [9] Y. Sun, H. V. Zeijl, J. L. Tauritz, and R. G. F. Baets, "Suspended Membrane Inductors and Capacitors for Application in Silicon MMIC's," *IEEE Microwave and Millimeter-Wave Monolithic Circuits Symposium Digest*, 1996, pp. 99-102
- [10] C.-Y. Chi and G. M. Rebeiz, "Planar Microwave and Millimeter-Wave Lumped Elements and Coupled-Line Filteres Using Micro-Machining Techniques," *IEEE Trans. on Microwave Theory and Tech.*, vol. 43, no. 4, pp. 730-738, April 1995
- [11] A. E. Ruehli, "Inductance Calculations in a Complex Integrated Circuit Environment," *IBM J. Res. Develop.*, Sep. 1972, pp. 470-481
- [12] H.-Y. Lee and T. Itoh, "Phenomenological Loss Equivalence Method for Planar Quasi-TEM Transmission Line with a Thin Normal Conductor or Superconductor," *IEEE Trans. on Microwave Theory and Tech.*, vol. 37, no. 12, pp. 1904-1909, Dec. 1989
- [13] H.-Y. Lee, "Wideband Characterization of a Typical Bonding Wire for Microwave and Millimeter-wave Integrated Circuits," *IEEE Trans. on Microwave Theory and Tech.*, vol. 43, no. 1, pp. 63-68, Jan. 1995
- [14] T. Becks and I. Wolff, "Analysis of 3-D Metallization Structures by a Full-Wave Spectral Domain Technique," *IEEE Trans. on Microwave Theory and Tech.*, vol. 16, no. 12, pp. 2219-2226, Dec. 1992
- [15] V. K. Jaeklin, S. Arsalane, D. von Flue, H. Egger, and Z. Stossel, "Advanced Ball Bond Processing for BGA Packaging," *IEEE and NIST VLSI Packaging Workshop Digest*, Oct. 1995, pp. 5-8
- [16] H. Horibe, K. Nakamura, and T. Akiyama, "New Wire Bonding Technology for Fine Pad Pitch," *IEEE and NIST VLSI Packaging Workshop Di-*

- gest*, Dec. 1996, pp. 15-17
- [17] E. Pettenpaul, H. Kapusta, I. Wolff and *et al.*, "CAD Models of Lumped Elements on GaAs up to 18 GHz," *IEEE Trans. on Microwave Theory and Tech.*, vol. 36, no. 2, pp. 294-304, Feb. 1988
- [18] Y. C. Shih, C. K. Pao, and T. Itoh, "A Broadband Parameter Extraction Techni-
- que for the Equivalent Circuit of Planar Inductors," *IEEE MTT-s Digest*, 1992, pp. 1345-1348
- [19] J. P. Mondal, "Octagonal Spiral Inductor Measurement and Modelling for MMIC Applications," *Int. J. Electronics*, vol. 68, no. 1, pp. 113-125, 1990

저자소개



李 勇 九(正會員)

1995년 2월 아주대학교 전자공학과
졸업 (공학사). 1994년 11월 ~ 1996
년 3월 현대정공연구소(4급연구원)
재직. 1996년 9월 ~ 현재 아주대학
교 대학원 전자공학과 석사과정 재학
중. 주관심 분야는 초고속 소자 패키
지의 최적 설계 및 측정, MMIC 수동소자의 최적 설계
및 측정 등임

李 海 英(正會員) 第33卷 A編 第7號 參照

현재 아주대학교 전자공학과 부교수

尹 尚 基(正會員) 第34卷 D編 第2號 參照

현재 아주대학교 전자공학과 박사과
정