Hardware Implementation of Discrete-Time Cellular Neural Networks Using Distributed Arithmetic

분산연산 방식을 이용한 이산시간 Cellular 신경회로망의 하드웨어 구현

  • Park, Sung-Jun (School of Electrical Engineering & Inter-University Semiconductor Research Center Seoul National University) ;
  • Lim, Joon-Ho (School of Electrical Engineering & Inter-University Semiconductor Research Center Seoul National University) ;
  • Chae, Soo-Ik (School of Electrical Engineering & Inter-University Semiconductor Research Center Seoul National University)
  • 박성준 (서울大學校 電氣工學部 및 半導體共同硏究所) ;
  • 임준호 (서울大學校 電氣工學部 및 半導體共同硏究所) ;
  • 채수익 (서울大學校 電氣工學部 및 半導體共同硏究所)
  • Published : 1996.01.01

Abstract

In this paper, we propose an efficient digital architecture for the discrete-time cellular neural networks (DTCNN's). DTCNN's have the locality and the translation invariance in the templates which determine the patterns of the connection between the cells. Using distributed arithmetic (DA) and the characteristics of DTCNN, we propose a simple implementation of DTCNN. The bus width in the cell-to-cell interconnection is reduced to one bit because of DA's bitwise operation. We implemented the reconfigurable architecture of DTCNN using programmable FPGA.

본 논문에서는 이산시간 cellular 신경회로망(DTCNN)의 효율적인 디지털 하드웨어 구조를 제안한다. DTCNN은 셀간의 연결 형태를 결정하는 템플릿(template)내에서 국소적이며 공간 불변적인 특징을 가진다. 이와 같은 DTCNN의 특징과 분산연산 방식을 결합하여 간단한 하드웨어와 적은 연결선으로 DTCNN 하드웨어를 구현하였다. 또한 분산연산의 특징인 비트별 연산 방식을 사용하여 셀 간의 연결을 위한 넓은 버스 폭을 단일 비트로 줄였다. 본 논문에서는 제안한 구조를 프로그래밍이 가능한 FPGA를 사용하여 가변적인 구조를 갖는 DTCNN 보드로 구현하였다.

Keywords