

논문96-1-2-07

계층적 움직임 추정 및 적응 양자화 기법을 사용한 GA HDTV 동영상 부호화기 개발에 관한 연구

임 경 원, 최 병 선, 조 현 덕, 최 정 필, 유 한 주, 송 병 철, 김 성 득, 박 현 상, 나 종 범

Hardware Implementation of GA HDTV Video Encoder Using Hierarchical Motion Estimation and Adaptive Quantization

K.W. Lim, B.S. Choi, H.D. Cho, J.P. Choi, H.J. Yu, B.C. Song, S.D. Kim, H.S. Park, and J.B. Ra

요 약

본 논문은 GA(Grand Alliance) HDTV 동영상 부호화기의 하드웨어 구조 및 그의 구현을 위한 기술을 기술 한다. 구현된 동영상 부호화기는 1125본(30Hz)의 비월주사 방식 영상을 입력으로 받고, MPEG-2에 따르는 비트열을 출력한다. 부호화기의 처리과정은 넓은 영역 움직임 추정 및 진보된 비트율 제어 기법을 포함한다. 시스템의 복잡도를 현실화하기 위해 계층적 움직임 추정기법이 사용되었고, 그것의 하드웨어 구조를 개발하였다. 또한, 시각적 화질을 향상시키기 위해 시각 특성을 이용한 적응 양자화 기법이 사용되었다. 개발된 시스템은 실시간 처리를 위해 병렬처리구조를 취하고, 프로그램 가능 소자, 기억 소자, 그리고 DCT와 움직임 추정 소자와 같은 특수 처리 소자를 이용하여 구현된다.

Abstract

This paper describes the hardware architecture and implementation trade-offs of the Grand Alliance HDTV video encoder system. The implemented video encoder accepts video in 1125 line(30Hz) interlaced format, and produces a bit-stream compliant with the motion picture experts group version 2(MPEG-2) standards. The encoder processing includes large-area motion estimation and an advanced rate control mechanism. To keep the system complexity realizable, we adopt a fast hierarchical motion estimation method and developed its hardware architecture. Furthermore an adaptive perceptual quantization method is adopted to improve the perceptual quality. The developed system is based on the 4-way parallel processing architecture and is implemented by using programmable IC, memory IC, and special-purpose processors such as DCT and motion estimation processors.

I. 서 론

한국과학기술원 전기및전자공학과

Dept. of Electrical Engineering, KAIST

※본 논문은 주식회사 문화방송의 연구비 지원에 의한 것임.

HDTV 시스템은 고화질의 디지털 동영상, CD 음질의 디지털 오디오, 데이터 및 문자 서비스를 제공할 수 있는 종합

적인 시스템이다. HDTV의 개념은 1970년대 일본에 의해 대두되기 시작해서 초기에는 일본과 유럽에서 아날로그방식의 MUSE 시스템과 HD-MAC 시스템이 연이어 개발되었으나, 1990년초 미국에 의하여 디지털 방식으로의 방향전환이 이루어졌다. 디지털 방식의 초기 HDTV 시스템은 GI, ATRC, Zenith, AT&T, MIT 등에서 제안했으며, 이때 제안된 4가지의 디지털 HDTV 시스템은 일본의 아날로그 HDTV시스템과의 비교를 거쳐서 그 우수성이 입증되었다. 이후, 디지털 HDTV의 경쟁자들은 최상의 디지털 HDTV 시스템 구현을 목표로 Grand Alliance(GA)를 구성했고 당시 국제 표준화 작업과정을 밟고 있던 MPEG-2 동영상 압축 및 전송에 관한 국제표준에 기반을 둔 디지털 HDTV 시스템을 제안하였으며, 1995년에는 개발된 시스템으로 필드 테스트를 마쳤다. 현재는 유럽도 아날로그 방식의 HD-MAC 시스템에서 벗어나 MPEG-2 기반의 디지털 HDTV 시스템에 대한 연구가 활발히 진행중이다. 국내의 HDTV 개발연구는 '93 대전 EXPO 기간동안 GI방식, Zenith 방식을 근간으로한 HDTV 복호화기 시스템이 선보인바 있으나 새롭게 규격이 정해진 GA방식에 대한 HDTV 복호화기 시스템의 개발은 아직 이루어지지 않은 상태이다.

논문에서는 HDTV 시스템에서 가장 핵심적인 부분이라 할 수 있는 동영상 부호화기에 대한 압축알고리즘 개선과 하드웨어 시스템 개발에 관한 내용을 다루고 있다. 개발한 동영상 부호화기는 1993년 10월에 Grand Alliance에서 발표한 HDTV 동영상 부호화기의 시스템 규격을 따르고 있다. GA-HDTV 동영상 부호화기의 규격은 MPEG-2의 main profile, high level에 해당하며, 주요 규격을 살펴보면 다음과 같다. 먼저 입력 동영상 규격으로는 16:9의 종횡비와 수직해상도 1125본을 가지는 비율주사 방식 59.94Hz의 RGB 신호를 받으며, 움직임 추정 성능을 극대화하기 위하여 P-프레임인 경우 -128~127(수평 방향), -32~31(수직 방향)의 탐색 영역을 갖고, B-프레임인 경우 -64~-63(수평 방향), -32~31(수직 방향)의 탐색영역을 갖는다. 또한 GOP의 크기를 12 프레임으로 하여 12 프레임마다 I-프레임 전송을 하며, 두 P-프레임 사이에 1 개의 B-프레임을 두고 있다. 압축된 동영상 데이터의 비트율은 18.4 Mbps를 기본으로 하여 선택이 가능하다[1].

본 논문의 2절에서는 부호화기의 구현상 복잡도를 줄이고 복원영상의 화질을 향상시키기 위한 알고리즘의 개선사항들을 기술하고, 3절에서는 개발된 HDTV 시스템의 각 부분별 하드웨어 구조를 기술하며, 4절에서 결론을 맺는다.

II. 동영상 압축 알고리즘의 개선

본 시스템의 동영상 압축 알고리즘은 기본적으로 MPEG-

2 MP@HL에 기반을 둔 Grand Alliance 방식을 따르고 있다. MPEG 표준은 데이터 열의 문법과 복호화 방법에 대해서 정의하고 있기 때문에 부호화기의 설계에서는 성능과 구현상의 복잡도 등을 고려한 다양한 변형이 가능하다. 본 연구에서는 MPEG 표준을 준수하면서 영상의 화질을 개선시킬 수 있는 방법을 연구하였으며, 또한 적당한 규모의 하드웨어의 실현을 위하여 화질의 열화를 최소화하면서 알고리즘을 단순화하는 방법을 연구하여 이를 하드웨어 설계/제작시 적용하였다. 알고리즘의 변형을 가한 부분은 여러 부호화 모듈 중에서 화질 향상을 위해 가장 중요한 부분인 적응 양자화부와 부호화기의 복잡성의 50% 이상을 좌우하는 움직임 추정부이다. 양자화 계수 결정시에는 채널 버퍼 상태와 함께, 입력영상에 대한 사람의 시각특성을 고려하게 되는데, 이를 통상적으로 적응 양자화라고 한다[4, 5].

1. 시스템 구현에 적합한 계층적 움직임 추정 기법

GA HDTV방식에서 움직임 예측과 보상을 위해 허용되는 탐색영역의 크기는 P-프레임 처리시 수평으로 +127/-128 화소, 수직으로 +31/-32 화소이며, B-프레임 처리시 ($M=2$) 수평으로 +63/-64 화소, 수직으로 +31/-32 화소이다. 또한, 비율주사 데이터의 특성을 충분히 이용하기 위해서 필드 탐색과 프레임 탐색을 동시에 수행하고 원영상에 보다 가까운 쪽을 선택하는 적응적 필드/프레임 탐색을 수행한다. 현재 이용 가능한 움직임 추정 처리기는 정합 조건으로 MAD(mean absolute difference)를 계산하는 구조를 가지며, 처리할 수 있는 탐색 영역의 크기는 수직, 수평으로 +7/-8 화소이다[6]. 이러한 움직임 추정 처리기를 사용하여 GA규격을 만족시키는 전역탐색 움직임 추정 시스템을 구현할 경우 512개의 처리기를 사용해야 하는 단점을 가지고 있으므로 현실적으로 거의 구현이 불가능하다는 결론을 내릴 수 있다. 따라서, 전역탐색에 근접하는 운동 추정 성능을 유지하면서 현재 이용 가능한 움직임 추정 처리기를 사용하여 H/W구현이 가능한 수준으로 움직임 추정의 복잡성을 줄일 수 있는 방법이 필요하다.

그 기본 골격은 계층적 움직임 추정방식이다. 계층적 움직임 추정 방식은 다단계로 움직임을 찾는 방식으로서 상위단계로부터 하위단계까지 해상도를 높여가며 전역 탐색과 전역 움직임 벡터를 중심으로하는 국부 탐색을 통하여 움직임을 추정한다. 즉, 상위단계에서는 전체 탐색영역의 탐색점의 수를 추림과정을 통하여 대폭 줄이고, 줄어든 탐색점에 대하여 대략적인 움직임을 추정한 다음, 그 하위단계에서는 윗단계의 움직임 벡터를 중심으로 좀 더 세밀한 움직임을 추정을 하되, 탐색점들을 윗단계 움직임 벡터의 주위로 제한시킨다.

움직임 추정 시스템의 구현을 위해서는 2단계의 계층적 움직임 추정 방법을 사용한다. 상위단계에서는 탐색영역 및 기

표 1. 2단계 계층적 탐색 방법의 전역 탐색에 대한 성능 비교
탐색영역 크기(P : -128~127(h), -32~31(v), B : -64~63(h), -32~31(v))

Algorithms	Average PSNR(dB)		
	HD basketball	HD girl	HD tennis
전역탐색	28.8	27.9	29.7
2단계 계층적 탐색 방법	28.3	27.8	29.6

준블럭화소를 수평으로 4:1 추림하며, 비율주사 방식 영상의 필드특성, 즉 한 화면을 구성하는 두 필드간에 1/60초 동안의 데이터의 변화가 존재한다는 특성을 유지하기 위하여 수직 방향의 추림은 하지 않는다. 상위 단계에서의 탐색은 필드 탐색방식으로 기준블록의 짹수 필드와 홀수 필드에 대하여 각각 1개씩의 초기 움직임 벡터를 찾는다. 하위단계에서는 상위단계에서 찾은 2개의 초기위치를 중심으로 필드 탐색을 하며, 이와 동시에 움직임 “0”인 점을 기준으로 프레임 탐색을 병행한다. 프레임 탐색을 움직임이 적은 영역으로 한정한 것은 전역탐색을 적용하였을 때, MPEG-2에서의 각 매크로블록의 블록형태가 정지, 천천히 움직이는 영역에 대해서는 주로 프레임 MC(motion compensation)로 선택되고, 빠르게 움직이는 영역에 대해서는 필드 MC로 선택된다는 사실을 이용한 것이다. 2단계 계층적 움직임 추정 알고리즘은 움직임 추정에 사용되는 처리기의 개수를 1/10수준으로 줄일 수 있으며, 이때의 성능은 전역탐색기법과 비교해 볼 때 표 1에서 볼 수 있듯이 최대 0.5dB의 손실 범위 내에서 유지할 수 있다.

2. 적응 양자화 기법

제안된 적응 양자화 기법은 기존의 MPEG-2 TM5에서 사용한 영상의 분산값으로 표현될 수 없는 물체의 윤곽과 같은 영상의 경계특성을 고려하고, 또 인접한 매크로블록들의 특성을 고려하여 기존의 방법보다 영상의 주관적 화질을 높이게 된다. 제안된 기법에서는 양자화 스텝을 정하기 위해서 다음과 같은 세 단계를 거친다.

첫 번째 단계로 각각의 매크로블록 단위로 시각적 중요도를 반영한 클래스 값을 구한다. 즉 매크로블록의 특성을 사람의 시각 특성에 따라 분류하여 각각의 매크로블록에 대한 클래스 값을 구한다. 매크로블록 클래스 값을 구하기 위해서 먼저 DCT 계수들을 이용하여 매크로블록내의 8×8 블록을 평탄, 경계, 복잡한 영역중 하나로 분류한다. 여기서 평탄영역이라는 것은 영상 내의 픽셀 값들의 변화가 적은, 즉 단순한 영역을 말하고, 복잡한 영역라는 것은 그와 반대로 영상이 복잡한 영역을 말한다. 또 경계영역이라는 것은 물체의 윤곽과 같이 픽셀 값들이 전체적으로 변화가 적으나 어느 한 부분에서만 급격하게 변하는 영역을 말한다. 이러한 매크로

블록내의 평탄영역, 경계영역, 복잡한 영역 블록의 개수 분포를 이용하여 매크로블록의 클래스 값을 구한다. 여기서는 평탄영역, 경계영역, 복잡한 영역 블록의 순으로 시각적 중요도를 부여한다. 매크로블록의 클래스 값은 시각적으로 중요한 매크로블록일수록 작은 값을 가지고, 시각적으로 중요하지 않은 매크로블록일수록 큰 값을 가지게 된다.

두 번째 단계로는 인접한 매크로블록들의 클래스 값을 이용하여 현재 클래스 값을 조절하게 된다. 인간의 시각은 부호화 하고자 하는 매크로블록의 특성뿐만 아니라, 주변영역의 특성에 따라 해당 매크로블록에 대한 민감도가 좌우된다. 따라서, 이러한 주변영역에서의 시각적 중요도를 추출하기 위하여 부호화 하고자 하는 매크로블록에 인접한 8개의 매크로블록의 시각적 중요도를 함께 고려하게 된다. 주변 매크로블록들의 클래스 값이 높은 영역(시각적으로 둔감한 영역)일 경우에는 앞의 과정에서 결정된 해당 매크로블록의 클래스 값을 상향 조절하여 상대적으로 양자화 스텝을 키우게 된다. 반대로 주변 매크로블록들의 클래스 값이 낮은 영역(시각적으로 민감한 영역)일 경우에는 해당 매크로블록의 클래스 값을 하향 조절하여 상대적으로 양자화 스텝을 줄이게 된다[5].

세 번째 단계로는 시간 영역에서의 활성도와 영역의 인지도를 이용하여 양자화 스텝을 조절한다. 빠르고 복잡한 움직임을 가지는 물체는 시각적으로 둔감한 것으로 알려져 있다. 그러나, 움직이는 물체의 경계에서 물체와 배경이 모두 평탄영역일 경우에 경계영역의 화질 열화는 시각적으로 민감히 나타나므로 이런 영역에 대해서는 상대적으로 양자화 스텝을 줄일 필요가 있다. 먼저 MC 오차의 분산을 이용해서 시간 영역에서의 활성도가 높은 매크로블록을 찾는다. 그리고 선택된 매크로블록과 이와 인접한 8개의 매크로블록의 클래스를 고려해 물체와 배경이 모두 시각적으로 중요한 영역인지 를 판별하고 양자화 스텝을 조절한다.

매크로블록마다 결정되는 최종적인 양자화 변수(mquant)는 시각특성을 고려한 양자화 가중치 변수(pweight)와 전송률 제어를 위한 참조 양자화 변수(reference quantization parameter)의 곱으로 구해진다. 위에서 언급한 세 단계는 시각특성을 고려한 양자화 가중치 변수(pweight)를 구하는 데 이용되는 것들이다. 8×8 DCT 계수의 양자화는 구해진




그림 1. 적응 양자화 과정의 동작 개념도

양자화 변수와 양자화 행렬에 의해 이루어 진다. 그림 1은 적응 양자화 과정의 전체적인 동작을 개념적으로 보여준다.

3. 병렬처리구조에서의 전송률 제어

전송률 제어를 위해 참조 양자화 변수값을 발생시키는 전송률 제어부는 하드웨어의 구현상 두 가지의 문제를 만나게 된다. HDTV 시스템은 높은 샘플링 주파수로 인해 하드웨어로 제작하면 병렬처리 구조를 취하는게 일반적이다. 이때 매크로블록마다 독립적인 동작이 수행되는 부분과는 달리 전송률 제어는 전체 영상에 대해서 이루어져야 하므로 병렬처리 구조로 인한 전송률 제어부의 변화가 필요하다. 원하는 일정 전송률은 전체 영상에 대한 것이고 최종적인 채널버퍼는 하나이므로 병렬처리 구조인 경우 원하는 전송률을 얻기 위해서는 비트량을 각 분할 영역으로 적절히 나누어 줄 필요가 있다. 비트량을 배분하는 가장 간단한 방법으로서 일정 비트율을 각 분할 영역에 대해 균등히 나누어서 독립적인 전송률 제어를 수행하는 방법을 생각할 수 있다. 이 경우 분할 영역별로 영상의 특성이 다르므로 동일한 비트량으로 부호화 했을 때 생기는 화질열화의 정도가 분할 영역별로 뚜렷이 구분될 우려가 있다. 따라서, 비트량의 배분은 영역별 영상의 특성을 고려해서 나누는 것이 바람직하다. 이 경우 효과적인 비트량 배분 알고리즘이 필요하고 이에 따라 분할 영역별로 비트량 배분을 위해서 영상의 특성분석과 비트량결정을 위한 복잡한 하드웨어를 구현해야 하는 부담이 있다.

구현한 전송률 제어부에서는 간단한 구조를 가지면서도 효과적으로 전송률 제어를 수행하기 위한 방법으로 분할 영역의 수와 무관하게 하나의 전송률 제어 프로세서만 가지고 각 분할 영역별로 동시에 처리되는 매크로블록에 대해 동일한 참조 양자화 변수값을 적용한다. 참조 양자화 변수값의 역할은 버퍼의 상태를 양자화 과정에 반영해서 일정 전송률 환경

하에서의 오버플로우나 언더플로우를 막는데 있다. 따라서 전체 영역에 대해 발생하는 비트량을 가지고 버퍼의 상태를 조절하는 것만으로 참조 양자화 변수값의 역할은 충분하다. 각 분할 영역별로 배분된 목표 비트량으로 해당영역에서 발생되는 비트량을 강제할 경우에는 도리어 적절치 못한 목표 비트량의 배분이 화근이 되어서 영역별 화질 열화의 차이로 인한 전체적인 화질이 나빠지는 현상이 나타날 수 있다. 사용된 전송률 제어방법에서는 버퍼 충만도의 영향이 각 분할 영역에 대해 공통적으로 영향을 받기 때문에 분할 영역별로 목표비트량을 분할하지 않고도 전송률 제어가 이루어진다. 전송률 제어부에서 하드웨어 구현상 발생되는 또 다른 문제로는 매크로블록당 발생되는 비트량이 VLC단을 거쳐서 전송률 제어부로 넘어갈때까지 지연시간이 발생한다는 것이다. 이 문제는 지연된 매크로블록의 비트량을 “프레임당 목표비트량/총 매크로블록수”로 간주해서 사용함으로써 무리없이 해결된다.

III. 개발된 HDTV 시스템의 하드웨어 구조

HTV 동영상 부호화 시스템은 HDTV 카메라로부터 동영상을 받는 신호원 입력부와 입력된 데이터를 처리하여 영상 압축을 수행하고 비트열을 발생시키는 신호 처리부로 구성되며, 복호기는 별도의 하드웨어 제작이 없이 부호화 과정에서 복원된 신호를 HDTV 모니터에 도시하는 형태로 구성된다. 부호화기의 신호원 입력부에서는 HDTV 카메라로부터 LPF, A/D, 색 영역 변환을 통하여 디지털화된 4 : 2 : 0 형식의 YUV 신호를 얻는다. 또한 프레임의 순서를 재배치하여 움직임 추정이 프레임의 입력순서와 같은 순서로 진행되는 P-프레임과 입력 순서의 역순으로 진행되는 B-프레임을 모두 지원할 수 있게 된다. 동영상 압축을 위한 디지털

신호 처리부는 하드웨어 제작시 높은 샘플링 주파수(74.25MHz) 및 동영상 압축용 칩의 상대적으로 낮은 처리 속도를 고려하여 4-중의 병렬처리 구조를 가지고 있으며, 부호화할 프레임 역시 병렬처리되는 신호 처리부의 모듈 수와 같도록 4분할된다. 화면 분할시 Y 신호는 수평, 수직 양방향으로 2분할하고, UV 신호는 Y 신호의 1/4에 해당하는 화소 수를 가지고 있으므로 분할하지 않게 된다. 신호 처리부는 움직임 추정/보상부, 모드 선택기부, Y 신호 부호화부, UV 신호 압축/복원부, D/A 및 후처리부, VLC 및 포매터부, 화상 분석 및 전송률 제어부로 구성된다. 움직임 추정/보상부에서는 제안된 고속의 계층적 움직임 추정 방법을 사용하여 필드/프레임 방식의 전방향/역방향 움직임 추정/보상을 수행하며, 모드 선택기부에서는 매크로블록단위로 움직임 추정/보상 모드, 인트라/인터 모드, 필드/프레임 DCT 모드 등을 결정한다. 또한 Y 신호 부호화부에서는 매크로블록 단위로 각각의 모드에 따라 DCT, 양자화, 역영자화, IDCT, RLC 등을 수행하며, UV 신호 압축/복원부에서는 UV 신호에 대해서 움직임 보상 및 부호화를 수행한다. 그리고, D/A 및 후처리부에서는 각각의 복원된 Y, U, V 신호에 대해서 D/A를 수행하고 디스플레이를 위한 색 영역 변환 및 프레임 재배치를 하게 되며, VLC 및 포매터부에서는 RLC된 데이터와 움직임 벡터 등을 각각 VLC한 후 이를 비트열로 재결합시키게 된다. 마지막으로 화상분석 및 전송률 제어부에서는 제안된 적응 양자화 기법과 채널 버퍼상태를 고려한 전송률 제어 기법을 이용하여 일정한 비트 발생률을 유지할 수 있도록 양자화 계수를 조절하게 된다. 그림 2는 전체 시스템의 블럭도를 보여준다.

1. 신호원 입력 및 전처리부

카메라나 VCR등의 출력으로부터 4:2:2 형식의 Y Pb

Pr신호를 받아서 4:2:0의 신호로 바꾸고 뒷단의 부호화기에서 필요한 형식과 순서로 바꾸어서 출력한다. 또한 각 P-프레임은 B-프레임에 앞서서 처리되어야 하므로 프레임 출력 순서를 조절하여 전체 신호를 4분할하여 병렬 처리하도록 출력한다. 입력신호는 SMPTE 240M과 SMPTE 260M의 형식을 따른다. SMPTE 240M은 HDTV 방송신호의 아날로그 신호 표준이고 SMPTE 260M은 이에 대응하는 디지털 신호 표준이며 다음과 같다.

a. SMPTE 240M

프레임당 1125라인 고선명 방식

프레임당 1035 액티브 라인

초당 60프레임 2:1 비율주사

각 RGB당 30MHz 대역폭

b. SMPTE 260M

74.25MHz 샘플링 & 8 or 10 bit 해상도

각 라인당 2200 펠(1920 액티브 펠)

4:4:4 RGB, 4:2:2 Y Pb Pr

본 시스템에서는 SMPTE 260M의 4:2:2 Y Pb Pr을 입력으로 받아 Pb Pr신호를 수직방향으로 2:1 서브샘플링 하여 4:2:0 신호로 바꾸어서 이용한다. 아래의 순서도에서 보듯이 각 GOP에서 B-프레임은 P-프레임에 앞서서 입력된다. 부호화단에서 ME/MC를 수행할 때는 P-프레임이 B-프레임에 앞서서 처리되어야 하므로 전처리 과정 단에서 프레임의 출력 순서를 조절한다. 프레임의 순서는 다음과 같이 VRAM을 이용한 3중 버퍼링을 하면서 조절한다.

입력순서 :

I1 B1 P1 B2 P2 B3 P3 B4 P4 B5 P5 B6 I2 B7 P7
처리순서 :

NUL I1 NUL P1 B1 P2 B2 P3 B3 P4 B4 P5 B5 I2

B6 P7




그림 2. 전체 시스템 블록도




그림 3. 화면 분할 및 화면 분할을 위한 모듈구성

부호화기의 실시간 처리를 위하여 전체 화면을 4개로 분할하여 병렬로 처리한다. 그림 3에서 보듯이 각 Y Pb Pr 신호를 가로, 세로로 나누어 4분할한다. 화면을 4분할 할 때 수평 방향 분할은 FIFO를 이용하고 수직방향 분할은 VRAM을 이용한다. 이때 각 VRAM을 3중 버퍼링함으로써 위에서 언급한 프레임 순서 조절도 동시에 수행한다. 4분할된 화면을 출력하는 타이밍은 그림 4와 같다. 각 분면의 Y신호를 슬라이스 단위로 VRAM에서 병렬로 읽어서 출력하고 거기에 대응하는 각 1/4의 Pb Pr신호를 한 슬라이스 시간동안에 연속적으로 읽어서 출력한다.

2. 움직임 추정부

움직임 추정부의 H/W구조는 앞절에서 기술한 2단계 계층적 탐색방법을 근간으로 하였다. 그림 5는 움직임 추정부의 전체적인 블록도로서 프레임 메모리, 1st ME, 2nd ME, 그리고 반화소 ME의 4부분으로 나누어서 생각해 볼 수 있




그림 4. 분할화면 출력 타이밍

다. 구조적으로 프레임 메모리, 탐색 영역 메모리(2nd HP)를 분리한 것은 탐색영역 데이터를 저장, 공급하기 위해서 요구되는 메모리 대역폭을 낮추기 위함이고, 또한 2nd ME와 반화소 ME가 탐색영역내에서 불규칙한 위치의 국부 탐색영역내에서 불규칙한 위치의 국부 탐색영역 공급을 요구하기 때문에 주소계산의 복잡성 및 제어의 복잡성을 분산시킬 수 있다.

프레임 메모리는 복원된 영상의 저장 및 움직임 추정을 위한 움직임 추정영역 데이터의 공급에 관한 역할을 수행하며, B-프레임에서의 양방향 탐색을 위한 탐색영역을 모두 저장해야 하므로 2 프레임을 저장할 수 있는 크기를 갖는다. 프레임 메모리로부터 공급되는 탐색영역 데이터는 1st ME를 위하여 추림기에서 수평으로 4 : 1 추림되며, 2nd ME를 위한 국부 탐색영역 공급을 위하여 추림되지 않은 데이터는 탐색 영역 메모리(2nd)에 저장된다. 1st ME에서는 앞의 움직임 추정 알고리즘의 개선방향에 따라 P-프레임의 경우, –




그림 5. 움직임 추정부의 블록도

표 2. 각 picture에 따른 모드의 종류

I-picture	P-picture	B-picture
Field/frame DCT	Frame/field ME	Frame/field ME
	Inter/intra	Foward/backward/interpolative ME
	MC/noMC	Inter/intra
	Frame/field DCT	Frame/field DCT

32~31, -32~31(H, V), B-프레임의 경우 -16~15, -32~31(H, V)로 줄어든 탐색 영역에 대하여 필드단위로 대략적인 움직임 추정을 수행한다. 주소 계산기(2nd)는 1st ME의 움직임 추정결과를 바탕으로 원영상의 두 필드에 대한 국부탐색영역의 주소를 계산하며, 계산된 주소를 바탕으로 탐색 영역 메모리(2nd)로부터 4종류의 필드 탐색영역을 2nd ME로 공급하며, 동시에 프레임 탐색을 위하여 1st ME의 움직임 벡터가 (0, 0)라고 가정하고 프레임 데이터를 공급한다. 2nd ME의 움직임 추정은 ME 처리기 1개가 감당할 수 있는 움직임 추정영역의 크기가 수평, 수직방향으로 -8 ~ 7 화소위치이므로 5종류의 데이터에 대하여 수직, 수평으로 -8~7의 탐색영역을 화소단위의 해상도를 가지고 탐색 한다. 2nd ME는 탐색영역의 크기가, P, B-프레임에 대하여 동일하기 때문에 순방향 탐색을 위한 부분과 역방향 탐색을 위한 부분으로 구성된다. 반화소 ME는 순방향, 역방향 각각에 대하여 5종류의 데이터에 대한 반화소 움직임 추정을 해야하므로 전체적으로 10종류의 데이터에 대한 반화소 움직임 추정을 한다. 주소 계산기(HP)와 탐색 영역메모리(HP)는 2nd ME를 위한 주소 계산과 데이터공급과 같은 기능을 반화소 ME를 위하여 수행한다. 이와같은 구조로 움직임 추정부를 구현하였을 때, 사용되는 움직임 추정 처리기의 수는 1st ME를 위해서 16개, 그리고 2nd ME를 위해서 40개가 소요되어 전체적으로 56개의 처리기가 사용된다.

3. 모드 선택기부

모드선택기부는 각 픽쳐의 종류에 따라 효율적인 부호화를 하기 위해 매크로블록단위로 모드들을 결정해 주는 기능을 갖는다. 각 픽쳐별로 결정해 주어야 할 모드들이 표 2에 나타나 있다. 모드 결정 방법은 각 매크로블록별로 분산(VAR)이나 평균 절대차(MAD) 등을 계산해 그 값이 최소가 되는 방향으로 모드를 결정한다. 이는 MPEG-2 표준안에 따른 결정방법이며 한가지 다른 점은 DCT 타입의 결정 시 MPEG-2에서는 분산을 이용하는 반면 본 구조에서는 계산량의 문제로 평균 절대차로 대체하였다. 물론 이러한 변화가 전체 시스템의 성능에는 거의 영향을 주지 않는다. 또한 모드선택기부에서는 모드선택기능 외에도 결정된 모드에 따른 각 매크로블록의 움직임 벡터의 선택 및 각 매크로블록의 결정된 필드 DCT/프레임 DCT 모드에 따라 재생 화소 데이터 및 예측 화소 데이터를 Y 신호부호화부에 전달한다. 그림 6은 모든 선택기부의 대략적인 블럭도이다.

4. Y 신호 부호화부

Y 신호 부호하부는 그림 7에서와 같이 DCT, IDCT, 양자화기, 역양자화기, RLC(run length coding), 복원기 등으로 구성되어 영상 신호의 희도 성분(Y)을 압축, 복원하는 기능을 한다. 전체화면을 4분할하여 병렬처리로 할 수 있도록 Y 신호 부호화부는 각 분할면에 대하여 하나씩 4개의 보드로




그림 6. 모드 선택기의 블록도




그림 7. Y신호 부호화부의 블록도

구성되어 있다. 동작주파수로는 시스템 클럭(18.67MHz)을 사용하며, DCT 및 IDCT 부분은 DCT/IDCT 전용 처리기를 사용하여 구현하였고, 양자화 및 역양자화 부분은 ROM방식으로 구현하였다. 그리고 기타 컨트롤 로직 및 복원기 등은 FPGA로 구현하였다.

Y신호 부호화부의 기본적인 데이터의 흐름을 살펴보면 다음과 같다. Y신호 부호화부는 전송률 제어부에서 프레임 동기 신호를 전달하였을 때 비로소 동작을 시작하게 된다. 프레임 동기 신호를 검출하게 되면 모드 선택기부에서 FIFO 메모리에 저장하고 있는 움직임 보상 오차 신호(인터 모드일 경우) 또는 원영상 신호(인트라 모드일 경우)를 FIFO 메모리로부터 읽어들이기 시작함으로써 동작이 개시된다. 또한 모드 선택기부로부터 부호화에 필요한 파라미터들을 FIFO 메모리를 통하여 넘겨받으며, 양자화에 필요한 mquant값들은 전송률 제어부로부터 넘겨받는다. 모드 선택기로부터 넘겨받은 DCT 입력신호와 부호화 파라미터, 그리고 전송률 제어부로부터 넘겨받은 mquant값을 사용하여 DCT, 양자화, RLC를 수행하여 나온 데이터들을 FIFO 메모리를 통하여 VLC부로 넘겨준다. 한편, 양자화된 데이터들은 역양자화, IDCT, 복원 등의 과정을 거쳐 프레임 메모리부와 디스플레이부로부터 FIFO 메모리를 통해서 넘겨주게 된다.

5. UV 신호 압축 및 복원부

압축하고자 하는 영상신호는 Y, U, V 포맷으로 변화되어 처리되는데, U, V 신호의 압축을 위하여 Y신호와는 별도의 하드웨어 시스템이 필요하다. 이때 움직임 추정에 필요한 부분은 Y신호에서의 것을 이용하게 된다. 즉, 움직임 추정부와 모드 선택기부에서 구해진 매크로블록단위의 움직임 벡터와 압축에 필요한 파라미터들을 받아서 Y 신호와는 독립적으로 움직임 보상, 공간영역에서의 압축 등을 수행하여 VLC부로는 압축된 영상신호를, 디스플레이부로는 복원된 영

상신호를 각각 보내준다. 이러한 U, V 신호를 위한 압축 시스템은 그림 8과 같이 크게 3가지 부분으로 나누어 볼 수 있다. 움직임 보상부는 모드선택기부에서 보내오는 움직임 벡터와 이와 관련된 정보들을 입력으로 받아 움직임 보상을 한 후 움직임 보상된 영상신호와 함께 원영상신호와의 차영상신호를 부호화부로 넘긴다. 이때, 움직임 보상을 위하여서는 이전 프레임을 저장하고 있어야 하는데 이를 위하여 프레임 메모리부에서는 부호화부에서 복원된 이전 2 프레임을 저장하고 있어서 순방향 움직임 보상, 역방향 움직임 보상을 구현하도록 하고 있다. 부호화부는 Y 신호 부호화부에서와 같은 기능을 수행하며, 프레임 메모리부와 디스플레이부로 복원된 영상을 보낸다.

프레임 메모리부는 부호화부에서 압축/복원된 I-프레임, P-프레임을 저장하고 있다가 다음의 P-프레임, B-프레임 압축시 움직임 보상을 위해 사용한다. 프레임 메모리는 사용하는 소자는 CYM1441로 256Kbyte의 용량을 가진 모듈 SRAM이다. 소자 하나가 반화면 정도를 저장할 수 있으




그림 8. U, V신호 부호화부의 블록도

므로 전체 프레임 메모리부는 U, V 각각에 대하여 8개씩의 소자로 구성된다. 이는 움직임 보상시 필드방식의 처리를 하기 때문에 각각의 상위, 하위 필드에 대하여 별도의 프레임 메모리가 필요하기 때문이다.

U, V를 위한 움직임 보상부는 U, V 각각에 대하여 현재 병렬로 처리되고 있는 4개의 Y신호 매크로블록에 해당하는 8×8 블록 4개에 대한 움직임 보상을 순차적으로 처리하도록 구성되어 있다. 이렇게 함으로써 처리시간을 Y 신호와 매크로블록단위로 동기시키게 된다. 움직임 보상부는 움직임 벡터에 의한 프레임 메모리 어드레스를 계산하는 부분과 프레임 메모리에서 읽어들인 데이터를 처리하는 부분으로 구성되어 있다.

마지막으로 부호화부는 Y신호 부호화부와 동일한 구조이며, 매크로블록단위의 처리순서는 (2)에서 언급한 순서를 따른다.

6. VLC(Variable Length Coder)부

본 인코더 시스템은 앞에서 설명한 바와 같이 4개의 휘도 부 인코더와 2개의 색도 부 인코더로 구성되어 있다. 그런데, VLC부에서는 휘도 신호와 색도 신호를 합쳐서 부호화하여 하나의 비트열을 만들어야 한다. 따라서, VLC부에서는 VLC를 담당하는 부 인코더의 개수를 재조정하여야 한다. 본 시스템에서는 그림 2와 같이 2개의 VLC부를 갖게 된다. 한 개의 VLC부는 먼저 두 개의 휘도 부 인코더에서 발생하는 데이터들을 담당하게 되고, 색도 부 인코더에서 발생하는 데이터 중에서 앞에서 말한 휘도 부 인코더의 데이터와 대응하는 데이터를 담당하게 된다. 그런데 이와같이 시스템 구조가 VLC 전단의 부 인코더의 개수가 VLC부의 부 인코더 개수보다 많은 경우에는 VLC부가 입력되는 데이터를 정해진 시

간 내에 처리할 수 있는지를 알아보아야 한다.

VLC 전단의 부 인코더와 VLC부는 같은 시스템 클럭 (18.67MHz)을 사용하고 있으나, 한 클럭에 처리하는 데이터의 단위가 서로 다르다. 전자의 경우는 처리 단위가 화소이고, 후자의 경우는 심벌이다. 즉, VLC 부에서는 정해진 화소를 처리하는데 소요되는 시간동안에 그에 해당하는 심벌들을 처리할 수 있으면 된다. VLC부에서 발생하는 비트열 중에서 대부분을 차지하는 DCT 계수의 경우, 심벌은 zero run과 DCT계수 레벨을 의미한다. 즉, DCT 계수의 경우 심벌의 발생빈도수는 사건(0이 아닌 DCT 계수가 발생하는 사건)의 발생빈도수와 같다. VLC 전단의 부 인코더에서는 한 클럭에 3개의 화소(휘도 인코더 2개, 색도 인코더 1개)를 처리하게 되므로, 사건이 평균적으로 3 화소 이상에 한 번씩 발생해야 VLC부가 입력되는 데이터를 감당할 수 있게 된다. 그런데 비트를 가장 많이 발생시키는 I 프레임의 경우 평균적으로 11개의 화소에 1번의 사건이 발생하므로 본 구조로 문제없이 동작할 수가 있다. 그런데, 여기서 계산된 수치는 평균치이므로 심벌 발생량의 변동을 고려하여 VLC 전단의 부 인코더들과 VLC 부 사이에 FIFO 메모리로 버퍼링하게 된다.

VLC부의 전체 구조는 그림 9에 나타내었다. VLC부에서 가장 핵심적인 부분은 VLC 팩커인데, 이 부분은 가변길이의 부호들을 일정 비트로 팩킹시켜 출력하는 기능을 한다. 그리고, 이 VLC 팩커는 한 클럭에 한 심벌을 처리하는 구조를 가지고 있다. VLC 테이블 다중화기는 여러가지 VLC 테이블(DCT DC, AC 계수, 움직임 벡터, 매크로블록타입, CBP, 매크로블록 어드레스)을 다중화하여 VLC 팩커로 하여금 부호들을 팩킹시키도록 한다. VLC 테이블 다중화기의 제어는 제어기가 감당하게 된다. 따라서, 제어기는 MPEG-2 문법을 저장하고 있어서, 모드 제어정보, 움직임 벡터, 양자화 파라미터 등의 상태에 따라서 적절한 제어 신호를 발생하게 된다.

7. 전송률 제어부

전송률 제어부의 전체적인 하드웨어구조는 4개의 분할영역에 대해 병렬처리구조를 가진다. 최종적인 양자화 변수(mquant)는 시각적 중요도를 나타내는 변수(pweight)와 일정 전송률 제어를 위한 참조 양자화 변수(reference quantization parameter)를 고려해 매크로블록당 정해진다. 각 분할영역에 대해서는 시각적 중요도를 나타내는 변수(pweight)를 결정짓기 위한 전처리 해석기부분과 아울러 최종적 양자화 변수(mquant)를 결정해 양자화기쪽으로 넘겨주는 부분이 있다. 그림 10에서는 이러한 전송률 제어부의 블럭도를 보여주고 있다.

전송률 제어는 하나의 범용 DSP(디지털 신호 처리기)가




그림 9. VLC부의 블록도




그림 10. 전송률 제어부의 블록도

전담하는데 병렬로 처리되는 4개의 매크로블록에서 발생되는 비트량을 한곳으로 받아들여 가상적인 버퍼충만도를 구하고 이를 토대로 참조 양자화 변수(reference quantization parameter)값을 4개의 분할영역에 동일하게 전해준다. 알고리즘으로는 MPEG-2 TM5의 전송률 제어 알고리즘을 병렬처리구조에 맞게 변형하여 사용하였다.

전처리 해석기부는 원영상의 휘도 데이터를 입력으로 받아 영상의 국부특성을 얻고 매크로블록별 클래스(mbclass)를 결정한다. 이 부분은 화소단위가 처리가 필요하므로 FPGA 및 DCT칩과 같은 단위소자를 이용한 고정된 하드웨어구조를 취한다. 전처리 해석기부는 신호 압축부에 비해 1 프레임 이상 일찍 시작된다. 따라서 매크로블록별 클래스(mbclass)가 최종적인 양자화 변수(mquant)에 영향을 주기까지 1 프레임 가량을 기다려야 하므로 메모리를 두어서 저장해둔다. 이때 사용되는 메모리는 SRAM뱅크로 임의 위치의 mbclass값을 읽어들일 수 있다. 인접 매크로블록의 특성을 고려한 mbclass의 재조정은 SRAM뱅크와 연결된 범용 DSP가 담당한다. 재조정된 mbclass와 움직임 보상 오차의 분산값으로부터 구한 경계영역 flag를 이용해서 최종적인 매크로블록당 시각적 중요도 pweight가 결정되어진다. pweight의 계산은 DSP에서 수행되고 전송률 제어를 전담하는 DSP로 부터 참조 양자화 변수(reference quantization parameter)값의 계산이 끝났다는 인터럽트를 받으면 pweight와 reference quantization parameter를 고려해서 최종적인 양자화 변수값(mquant)을 구하고 양자화기로 넘겨준다.

IV. 토의 및 결론

본 논문에서는 GA 방식 HDTV의 전체적인 하드웨어 구조 및 각 부분별 구조와 H/W 구현을 위한 개선 등에 대하여

기술하였다. 특히, 현재 상용 움직임 추정 칩으로서 복잡한 GA규격을 만족시키는 H/W시스템을 구현할 수 있도록 움직임 추정기법을 개선하여 약 10%의 H/W 복잡도를 가지고 전역탐색에 근접하는 움직임 추정이 가능하도록 하였으며, 높은 처리속도로 인한 시스템의 병렬화에 따른 버퍼제어 문제 및 주관적 화질의 개선을 위한 화상분석기법 등을 제시하였다.

전체적인 하드웨어 구현 과정을 대략적으로 살펴보면, 먼저 제안된 알고리즘 및 전체 시스템의 성능검증을 위한 컴퓨터 모의 실험을 행한 후, 전체 시스템의 하드웨어 규격 및 구조를 결정하고 각각의 모듈별로 로직을 상세 설계하였다. 컨트




그림 11. 구현된 HDTV부호화기의 시스템의 외형도

를 로직은 주로 FPGA를 이용하여 구현하였으며, 이외에 DCT 칩, 움직임 추정기 칩, FIFO 메모리, EPROM, SRAM, VRAM, DSP 칩 등이 사용되었다. AHDL을 이용한 컨트롤 로직의 설계 및 검증 작업을 마친 후, 각각의 모듈 단위로 VHDL 모의실험을 통한 설계의 검증 및 개선/보완 작업을 수행하여 하드웨어 구현시의 오류를 최소화하도록 하였다. 이렇게 각각의 모듈단위로 VHDL 모의실험을 통한 설계의 검증 작업을 마친 후에 보드 제작에 들어갔으며, 각각의 보드에 대한 하드웨어 제작 및 검증을 모두 마친 후에 전체 시스템으로의 통합 작업을 수행하였다.

그림 11은 구현된 HDTV 부호화기 시스템의 외형도로서, 4단의 19" sub-rack으로 구성된다. 위로부터 3단은 HDTV 부호화기의 각 기능 모듈들이 장착되어 있으며, 가장 아랫부분의 sub-rack은 시스템 전원이 장착되었다. HDTV 부호화기의 총 보드 수는 53장이고, 이중에서 약 50%가 움직임 추정과 관련된다.

- [2] D. LeGall, "MPEG : A video compression standard for multimedia application," *Commun. ACM*, vol. 34, pp. 47–58, Apr. 1991.
- [3] ISO–IEC/JTC1/SC29/WG11, "MPEG–2 test model five(TM5)," Apr. 1993.
- [4] K.W. Chun, K.W. Lim, H.D. Cho, and J.B. Ra, "An adaptive perceptual quantization algorithm for video coding," *IEEE Trans. on Consumer Electronics*, vol. 39, no. 3, pp. 555–558, Aug. 1993.
- [5] H.D. Cho, B.S. Choi, K.W. Lim, S.D. Kim, and J.B. Ra, "A region–based adaptive perceptual quantization for MPEG coder," *IEICE Trans. on Inf. & Syst.*, vol. E79–D, no. 6, 737–742, June 1996.
- [6] *Image processing databook*, SGS–Thomson microelectronics, 1st edition, Oct., 1990.

참 고 문 헌

- [1] *Grand Alliance HDTV System Specification*, prepared by the Grand Alliance for ACATS Cert., Dec. 7, 1994.

저 자 소 개




林 廷 壇

1990년 2월 고려대학교 전자전산공학과 졸업
1992년 2월 한국과학기술원 전기 및 전자공학과 석사학위 취득
1992년 3월 ~ 현재 한국과학기술원 전기 및 전자공학과 박사과정
주관심 분야 : 영상 부호화, 영상처리 시스템



崔 炳 善

1992년 2월 한국과학기술원 전기 및 전자공학과 졸업
1994년 2월 한국과학기술원 전기 및 전자공학과 석사학위 취득
1994년 3월 ~ 현재 한국과학기술원 전기 및 전자공학과 박사과정
주관심 분야 : 영상 부호화



趙顯惠

1991년 2월 고려대학교 전자전산공학과 졸업
1993년 2월 한국과학기술원 전기 및 전자공학과 석사학위 취득
1993년 3월 ~ 현재 한국과학기술원 전기 및 전자공학과 박사과정
주관심 분야 : 웨이블릿 변환, 영상 부호화



崔晶弼

1990년 2월 서울대학교 전자공학과 졸업
1992년 2월 한국과학기술원 전기 및 전자공학과 석사학위 취득
1993년 3월 ~ 현재 한국과학기술원 전기 및 전자공학과 박사과정
주관심 분야 : 컴퓨터 그래픽스, 영상처리



劉翰周

1991년 2월 한양대학교 전자공학과 졸업
1993년 2월 한국과학기술원 전기 및 전자공학과 석사학위 취득
1993년 3월 ~ 현재 한국과학기술원 전기 및 전자공학과 박사과정
주관심 분야 : 3차원 visualization, 영상 부호화



宋乘哲

1994년 2월 한국과학기술원 전기 및 전자공학과 졸업
1996년 2월 한국과학기술원 전기 및 전자공학과 석사학위 취득
1996년 3월 ~ 현재 한국과학기술원 전기 및 전자공학과 박사과정
주관심 분야 : 영상 부호화



金成得

1994년 2월 경북대학교 전자공학과 졸업
1996년 2월 한국과학기술원 전기 및 전자공학과 석사학위 취득
1996년 3월 ~ 현재 한국과학기술원 전기 및 전자공학과 박사과정
주관심 분야 : 영상 부호화



朴 賢 相

1991년 2월 한국과학기술원 전기 및 전자공학과 졸업
1993년 8월 한국과학기술원 전기 및 전자공학과 석사학위 취득
1993년 9월 ~ 현재 한국과학기술원 전기 및 전자공학과 박사과정
주관심 분야 : 영상처리용 VLSI 구조



羅 鍾 範

1975년 2월 서울대학교 전자공학과 졸업
1977년 2월 한국과학기술원 전기 및 전자공학과 석사학위 취득
1983년 2월 한국과학기술원 전기 및 전자공학과 박사학위 취득
1983년 7월 ~ 1987년 6월 미국 Columbia 대학교 연구 조교수
1987년 7월 ~ 현재 한국과학기술원 전기 및 전자공학과 교수
주관심 분야 : 디지털 영상 처리, 비디오 신호 처리, 3차원 시각화