Global Positioning System 응용을 위한 파이프라인 형 CORDIC회로 설계

A new stage-sliced pipiline structure is presented to design a high speed real time Global Positional Systems(GPS) applications. The CORDIC algorothm was revised to generate a pipeline structure, which will be used to produce a large amount of trigonometric computations rapidly. A stage-sliced approach was introduced to adjust the number of interative processes, and thereby to control the precision of computation results. Both the computation and the control circuits of the proposed architecture are included in a pipeline stage, which are intergrated into a stage slice. The circuit was prototyped using six FPGA chips : one is used for glue logics and five of the chips are used for pipeline slice implementation. A single FPGA chip comprising 7 pipeline stages provides one pipeline slice. To compensate and inter-slice time delay, dummy cycles are introduced in inter-slice signal exchanges.

이 논문에서는 GPS의 고속 측지 알고리즘에 활용될 고속 삼각함수 계산회로를 제안하였으며, 그 시제작을 위하여 FPGA를 활용한 예를 제시하였다. 기존의 삼각함수 계산에 사용되는 CORDIC알고리즘을 파이프라인 구조로 구현하여 다량의 계산을 전체적으로 신속하게 수행할 수 있는 구조를 설계하였다. 이 파이프라인 구조는 계산결과의 정밀도의 요구에 따라 칩의 회로의 규모를 가변시킬 수 있도록 단계 슬라이스형 구조를 도입하였다. 제어회로와 연산회로를 모두 파이프라인 구조를 모두 단계 슬라이스 형으로 설계하였으며, 파이프라인 슬라이스의 개수에 따라 정밀도가 달라지게 하였다. 또한 FPGA칩을 여러개 사용하여 전체 파이프라인이 구성되는 관계로 칩간 통신에는 더미사이클을 도입하여 칩의 입출력에 필요한 시간을 확보하는 기법을 구사하였다.