



MINI-MAP 물리층의 적합성 시험

강윤근, 이영준, 권태상

LG 산전 연구소

1. 머리말

산업화가 고도화 될수록 공장 또는 사무자동화의 필요성이 늘어날수록 정보공유의 필요성이 중요시되는데 이런 필요성들은 통신의 발전을 촉발시키는데 중요한 촉매가 되었다.

공장자동화에 사용되는 통신방법중에 FULL-MAP, MINI-MAP, ETHERNET 등 여러가지가 있지만 그 중 1993년 11월 부터 1994년 3월 까지 일본의 재단법인 기계진흥협회 기술연구소내의 MAP Test Center에서 실시했던 MINI-MAP의 물리층(Physical Layer)규격에 의한 적합성 시험을 받으면서 얻은 시험항목과 문제점 및 해결방안을 적기로 한다.

2. 적합성 시험

2.1 개요

MINI-MAP의 물리층 적합성시험은 IEEE802.4 Draft J 규격에 준한다. MINI-MAP 물리층 인증시험을 받았던 일본의 MAP Test Center에도 이규격에 의거한 테스트 시스템이 갖추어져 있다.

우리가 준비한 테스트 보드에는 Motorola의 캐리어 밴드 모델인 MC68194를 사용하였다.

Simens사의 Modem인 SAB82511은 단종되었으며 Motorola의 Modem으로 적합성 시험에 합격한 회사는 LG 산전을 포함 3군데이다. 적합성 시험을 받기위해서 필요한 절차는 다음과 같다.

1) MAP Test Center로부터 계약서와 적합성 시험을 위한 세부항목에 대한 양식을 작성하여 MAP Test Cen-

ter 에 송부한다. 적합성 시험의 계약에는 한 번 시험을 받을때 마다 계약을하는 방법과 다섯번의 시험을 받을 수 도록 계약하는 방법이 있다.

2) MAP Test Center 로부터 회신을 받고 Test Board를 준비하여 MAP Test Center에 가서 적합성 시험을 받으며 이에 걸리는 시간 2일이 소요된다.

3) 적합성 시험을 완료하면 30일 이내에 적합성 시험료를 지불해야하며 그후에 적합성 시험 합격에대한 인증서인 "적합성 시험보고서"를 받는다.

2.2 적합성 시험 항목

적합성 시험 항목은 다음과 같다.

- 송신 : 9개 항목(세부항목 : 26개)
- 수신 : 5개 항목(세부항목 : 12개)

2.2.1 송신 시험

2.2.1.1 송신 파형, Jitter, Ripple 시험

Part A : "0" 파형 송신시 Jitter 측정

Part B : "1" 파형 송신시 Jitter 측정

Part C : "0" 파형 송신시 Rise & Fall Window 측정

Part D : "1" 파형 송신시 Rise & Fall Window 측정

Part E : "0" 파형 송신시 Rise & Fall Time 측정

Part F : "1" 파형 송신시 Rise & Fall Time 측정

(참조규격) IEEE802.4 Draft J의 12.7.3.2, 12.7.3.5.2, 12.7.3.5.4

Part A,B의 Jitter 란 파형의 흔들림을 지칭하는 것이다. 허용할 수 있는 최대 Jitter는 MAC Symbol주기의 1% 이내, 여기에서 MAC Symbol 주기는 200 nsec(nano sec-

ond) 이므로 MAX. Jitter 2 nsec 이다.

Part C,D,E,F 는 규격의 Eye Pattern 을 만족해야 한다.

그림 1은 Eye Pattern, 표 1은 5 Mbits/s 에 대한 Eye Pattern의 수치이다.




그림 1. Eye Pattern.

표 1. 5Mbps/s에 대한 Time.


	a	b	c	d
"1"	102	98	7.5	35
"0"	52	48	7.5	17.5

그림 1에서 a, b가 파형의 허용 주기이며 Jitter를 만족하기 위해 2 nsec를 나타내고 있다. 또한 c, d는 Rise Time과 Time Window를 나타낸다.

그림에서 보는바와 같이 Rise Time은 -80% Signal point 에서 80% Signal point 까지의 시간을 나타내며 Fall Time은 80% Signal point에서 -80% Signal point 까지의 시간을 나타낸다.

즉, 그림 1과 표 1의 c 에서와 같이 15 nsec보다 크거나

(시험 방법)



같아야하고 d에서의와 같이 "1" 파형에서는 70 nsec, "0" 파형에서는 35 nsec 보다 작아야한다.

2.2.1.2 송신시 Turn-On, Turn-Off 시험


Part A : 송신시 Turn-On 시간 측정

Part B : 송신시 Turn-Off 시간 측정

(참조규격) IEEE802.4 Draft J의 12.7.3.5.5

이 시험은 송신 Enable 또는 Disable 신호를 Modem에 주었을때 2 MAC Symbol Time(400 nsec) 이내에 송신이 개시되거나, 중지되어야 함을 시험하는 것이다.

(시험 방법)



2.2.1.3 신호 Level 과 Spectrum 시험

Part A : "1" 파형 송신시 신호 Level 측정

Part B : "1" 파형 송신시 Spectrum 측정

Part C : "0" 파형 송신시 신호 Level 측정

Part D : "0" 파형 송신시 Spectrum 측정

Part E : "0" 과 "1" 신호의 Level 차

(참조규격) IEEE802.4 Draft J의 12.7.3.3, 12.7.3.5.3


Part A,C 는 허용 송신의 세기를 나타낸것으로 "1" 과 "0" 의 송신 파형이 75Ω 부하에서 다음과 같다.

63dB(1mV,75Ω)[dBmV] ≤ 신호 Level ≤ 66dB(1mV, 75Ω)[dBmV] Part E는 "0" 과 "1" 신호가 연속적으로 송신될때 그 Level차가 1[dBmV]보다 같거나 작아야한다.

Part B와 D는 "1"과 "0" 송신신호의 Spectrum을 시험하는 것으로 송신신호의 Harmonic Content와 Fundamental Frequency Power의 관계는 2nd 와 3rd Harmonic 은 Fundamental Frequency Power 보다 최소한 10[dBmV] 보다 작아야하고 4th 와 5th Harmonic 은 Fundamental Frequency Power 보다 최소한 15 [dBmV] 보다 작아야하고 6th 와 7th Harmonic 은 Fundamental Frequency

Power 보다 최소한 20 [dBmV] 보다 작아야하고 그이상의 Harmonic 은 Fundamental Frequency Power 보다 최소한 25 [dBmV] 보다 작아야한다.

(시험 방법)



2.2.1.4 송신신호의 부호화시험

Part A : 송신신호의 부호화시험

(참조규격) IEEE802.4 Draft J의 12.7.2, 12.7.3.1

이 시험은 Silence, One, Zero, Non-Data 등의 송신을 하




그림 2. MAC Symbol Encoding 파형.

기위해 Modem에 각각의 부호를 줄때 그 부호에맞게 신호가 송신되는지를 시험한다.

그림 2는 MAC Symbol의 Encoding을 나타낸것이다.

시험 방법은 2.2.1.2 와 같다.

2.2.1.5 데이터 Rate시험

Part A : "0" 송신신호의 데이터 Rate

Part B : "1" 송신신호의 데이터 Rate


(참조규격) IEEE802.4 Draft J의 12.7.1

이 시험은 "0"과 "1"의 송신신호를 내보낼때 각각 신호의 허용 데이터 Rate가 0.01% 이하 이어야한다.

즉, $9.9990(\text{Mhz}) \leq "0" (10 \text{ Mhz}) \leq 10.001(\text{Mhz})$

$4.9995(\text{Mhz}) \leq "1" (5 \text{ Mhz}) \leq 5.0005(\text{Mhz})$

(시험 방법)



2.2.1.6 Jabber Inhibit시험

Part A : Jabber Inhibit 시간측정


Part B : Jabber Inhibit 후 출력신호의 Leakage 측정

(참조규격) IEEE802.4 Draft J의 12.7.3.4, 12.7.4

Part A 에서 각 물리층(Physical Layer)은 전체 시스템의 안전을 위해서 스스로의 송신제어 기능이 있어야하는데 이것이 Jabber Inhibit 이며 이것은 송신이 시작되고 500 msec ± 25% 에 이루어져야한다.

즉, $375(\text{msec}) \leq \text{Jabber Inhibit Time} \leq 625(\text{msec})$ Part B 는 출력이 Inhibit 된후 Medium 상의 Leakage를 측정하는 것이다. 이것은 -20 [dBmV]를 넘지 않아야한다.

(시험 방법)



2.2.1.7 송신 Off 시 Leakage 시험


Part A : Silence시 Leakage측정

Part B : 송신 Disable시 Leakage 측정

(참조규격) IEEE802.4 Draft J의 12.7.3.4

Part A,B 는 송신을 안할때, 송신을 Disable 하였을때 Medium 상의 Leakage를 측정하는것이다. 이것은 -20 [dBmV]를 넘지 않아야한다.

(시험 방법)



2.2.1.8 비송신시의 VSWSR 시험


Part A : Test Board가 Power Off, 비전송시의 VSWSR 측정

Part B : Test Board가 Power On, Silence 송신시의 VSWSR 측정

(참조규격) IEEE802.4 Draft J의 12.7.5

Part A 는 송신을 안하거나 Power-Off 시 Station의 VSWSR은 3 : 1이하 이어야하고 Part B 는 송신시 Station의 VSWSR은 1.5 : 1 이하이어야한다.

(시험 방법)



2.2.1.9 송신상태시의 VSWSR 시험

Part A : "1" 파형 송신시의 VSWSR 측정

(참조규격) IEEE802.4 Draft J의 12.7.5

Part A 는 송신시 Station의 VSWSR은 1.5 : 1 이하이어야한다.

(시험 방법)

시험 2.2.1.8과 같다.

2.2.2 수신 시험

2.2.2.1 수신 복호화시험


Part A : Normal End Delimiter 수신시의 파형 측정

Part B : E-bit End Delimiter 수신시의 파형 측정

Part C : I-bit End Delimiter 수신시의 파형 측정

(참조규격) IEEE802.4 Draft J의 12.7.2


Part A,B,C는 각각 Normal, E-bit, I-bit 의 End Delimiter 를 수신 했을때 그 신호를 맞게 복호화(Decode) 시킬수 있는가를 시험한다. End Delimiter는 통신시 송,수신 데이터의 끝을 나타내는 Frame 이다. 이를 측정키위해 MC68194 Chip의 RXSYM0,RXSYM2 신호를 측정하며 Part A,B,C 각각의 RXSYM0,2 신호는 그림 3과 같다.



각 bit 는 200(nsec)

그림 3. End Delimiter 의 복호화 파형.

(시험 방법)



2.2.2.2 Receiver Blanking 시험

Part A : 수신 종료후의 Silence 신호 측정

(참조규격) IEEE802.4 Draft J의 12.7.6.3

Modem은 마지막 End Delimiter를 수신해서 이를 MAC에 Report한후 4 MAC Symbol time(800 nsec)이내에 Silence를 Report 해야한다. 이 Silence를 Report하는 시간을 Blanking이라한다. 또한 Blanking시간은 24 MAC Symbol time($4.8 \mu s$) ≤ Blanking ≤ 32 MAC Symbol time($6.4 \mu s$) 이어야한다.




그림 4. Receiver Blanking 파형.

(시험 방법)

시험 2.2.2.1 과 같다.

단, ⑤의 “G” I/F 에서 RXSYM 1,2 신호를 측정해야한다.

2.2.2.3 수신 Level 과 최소신호 감지 시험

Part A : “1” 신호, 4[dBmV]의 수신시험

Part B : “1” 신호, 10[dBmV]의 수신시험

Part C : “0” 신호, 4[dBmV]의 수신시험

Part D : “0” 신호, 10[dBmV]의 수신시험

(참조규격) IEEE802.4 Draft J의 12.7.6.1

표 2. 수신신호 Level 과 Window.

수신신호 Level	수신신호 Window		
	4[dBmV]이하	4 < 신호 < 10[dBmV]	10[dBmV]이상
MAC Report	Silence	Unstable	Date

Modem은 Silence threshold level 과 Minimum receive level을 갖는다. 즉, 4[dBmV]이하의 수신신호는 Silence를 Report해야하고 10[dBmV]이상의 수신신호는 각각의 신호를 Report해야한다. 4[dBmV]보다 크고 10[dBmV]보다 작은신호는 Unstable 상태이다.

(시험 방법)

시험 2.2.2.1 과 같다.

단, ⑤의 “G” I/F 에서 RXSYM1,2 신호를 측정해야한다.

2.2.2.4 수신 동기의시험


Part A : 10[dBmV] 와 30[dBmV]의 교번신호 수신 시험

Part B : 10[dBmV] 신호의 수신시험


(참조규격) IEEE802.4 Draft J의 12.7.6.1

Part A는 10[dBmV] 와 30[dBmV]신호가 교번으로 연속수신할 때 Error가 발생하지않고 정상적으로 수신 Report를 해야한다. Part B는 10[dBmV]신호의 연속수신시 정상적으로 수신 Report를 해야한다.

그림 5는 Part A,B의 수신신호이다.




Part A : 10[dBmV] 와 30[dBmV]의 교번신호입력



Part B : 10[dBmV] 신호입력

그림 5. Part A,B의 수신신호.

(시험 방법)




2.2.2.5 Frame Error Rate 시험

Part A : Shield, 반사, 위상지연을 포함한 신호
(참조규격) IEEE802.4 Draft J의 12.7.6

Part A는 정상신호와 Noise 성분의 신호가 함께 수신 되는 경우에 Noise 성분은 걸러내고 정상신호만 받아서 Report를 해야하며 이때에 Undetected Bit Error Rate는 $1E-9$ 이하이어야하고 Detected Bit Error Rate는 $1E-8$ 이하이어야한다.

(시험 방법)




2.2.2.6 Long Frame의 동기 Slip 시험

Part A : 2000 octet 이상의 Long Frame의 연속수신 시험

(참조규격) IEEE802.4 Draft J의 12.7.6

2000 octet 이상의 정상신호를 수신할때에 Undetected Bit Error Rate는 $1E-9$ 이하이어야하고 Detected Bit Error Rate는 $1E-8$ 이하이어야한다.

(시험 방법)



2.3 문제점과 해결방안

결론 부터 말하자면 Motorola에서 제공하는 MC68194의 회로대로 설계를한다면 물리층 적합성 시험에 통과할 수 없다. 이 장에서는 적합성시험에 통과하기위해 우리가 겪었던 시행착오와 그 해결방법을 언급하고자한다.

2.3.1 송신시험시 문제점과 그 해결

1) 2.2.1.3의 Part E 시험은 Motorola에서 제시한 회로대로설계를하면 "0", "1"의 Level차가 1[dBmV]를 넘게되므로 Pulse Transformer의 송신 드라이브에 사용되는 저항과 Pulse Transformer 주변회로의 수정이 필요하다.

이때 저항을 너무 작게하면 2.2.1.1과 2.2.1.3 시험에서 Fail이 될 수있으니 정밀 계측기로 측정 확인하여야한다.

2.3.2 수신시험시 문제점과 그 해결

1) 회로대로라면 MC68194로 설계한 Modem은 적합성 시험 센터에서 수신 동작을 전혀하지 못하게된다.

그 이유는 MC68194 Modem이 Reset후에 반드시 일정시간 도안 SMREQ Pin이 High상태로있어야하기때문이다.

이를 해결하기위해서는 추가적인 Hardware를 설계해야한다.

2) 수신시험항목의 2.2.2.1과 2.2.2.2와 2.2.2.5와 2.2.2.6에서 Test Board가 수신하게되는 신호의 Level은 약 12[dBmV]이므로 이 점에도 특히 유의하여야 한다. 이는 MC68194 및 그 주변회로가 수신 Level에 따라 특성이 약간씩 차이가 나기때문이다.


3) 2.2.2.1 항목의 Part B, C에서는 7 bit의 파형이 MAC Symbol의 10%이상 차이가 난다. 즉, 20 (nsec)이상 차이가난다. 이것은 PLL 회로의 조정이 필요하며 이 때에 기본 PLL 기능이 저하되지않게 하여야한다.

4) 2.2.2.2 항목은 Modem이 End Delimiter를 수신후 6.4 μ s 동안 Silence를 Report 하는데, 문제는 자세히 계측기로 측정하면 6.4 μ s 보다 조금 넘는다는것이다. 이것은 Modem이 동기를 맞추기위해 늘어지는 현상이므로 추가적인 Hardware구성으로 해결해야한다.


5) 2.2.2.5 항목은 Undetected Error가 많이 발생한다. 이는 PCB를 Multi-Layer로 설계하고 수신측 부품값을 수정한다.

3. 적합성 시험 결과


이 장에서는 적합성시험의 결과를 첨부한다.




2.2.1.1의 part C, E




2.2.1.3 part C, D




2.2.1.1의 part D, F



2.2.1.4 part A




2.2.1.6 part A




2.2.1.2의 part A


2.2.1.2의 part B




2.2.1.3 part A, B




2.2.1.8 part A




2.2.1.8 part B




2.2.2.1 part A




2.2.2.1 part B




2.2.2.1 part C




2.2.2.2 part A




2.2.1.9 part A




2.2.2.3 part A




2.2.2.3 part B



2.2.2.3 part C



2.2.2.3 part D



2.2.1.9 part B

4. 결론

적합성 시험을 받으면서 느꼈던점은 앞서서도 언급했듯이 미래의 통신시장은 하루가 다르게 변해가고 있고 그 시장성 또한 무궁무진하며이를 극복하지 못한다면 거의 모든 산업 제품의 연구개발,생산 및 판매에서 커다란 제한을 받게되고 기술적 종속을 면키 어려울것이다.

우리 정부에서도 통신 사업육성에 박차를 가하는것도 이러한 중요성을인식한 때문이다. 이 때 산업체에서 먼저해야 할것은 연구개발에대한 끊임없는 투자와 통신제품의 국제인증 획득, 지속적인 국제 학술회의의 참가 및 정부를 주축으로한 여러 국제규격 위원회의 참여리할 수있다.Mini-MAP의 물리층(Physical Layer) 적합성 시험에 대한 이 글이 Mini-MAP에 관심이 있는 분들에게 조금이나마 보탬이 되었으면한다.

저 자 소 개




강 윤 근

1986년 인하대학교 전기공학과 졸업
1988년 동 대학원 전기공학과 졸업
1988년 금성산전 입사
1996년 현재 LG산전연구소 선임연구원 PLC 1실 LINK팀
(430-580) 경기도 안양시 호계동 555
TEL. 0343) 50-7635 / FAX. 0343) 50-7750



이 영 준

1982년 한양대학교 전자공학과 졸업
1982년 금성 계전 입사
1996년 현재 LG산전연구소 책임연구원 및 PLC 2실 실장
(430-580) 경기도 안양시 호계동 555
TEL. 0343) 50-7628 / FAX. 0343) 50-7750



권 태 상

1986년 한양대학교 전자공학과 졸업
1988년 동 대학원 전자공학과 졸업
1988년 금성산전 입사
1996년 현재 LG산전연구소 선임연구원 및 PLC 1실 LINK 팀장
(430-580) 경기도 안양시 호계동 555
TEL. 0343) 50-7635 / FAX. 0343) 50-7750