

論文96-33B-2-22

다중컴퓨터를 이용한 신경회로망기반 실시간 자동 표적인식시스템의 병렬구현

(Parallel Implementation of a Neural Network-based Realtime ATR System Using a Multicomputer)

全俊亨*,金星玩*,金鎮浩**,崔興文*

(Joon-Hyung Jeon, Sung-Oan Kim, Jin-Ho Kim, and Heung-Moon Choi)

요약

신경회로망을 이용하여 표적의 위치, 크기 및 회전에 불변인 특징을 추출하는 방법과 이를 이용한 고속 자동 표적인식 시스템을 제안 한 후, 이를 다중컴퓨터 상에서 최적병렬 구현 하였다. 제안된 시스템에서는 물체의 중심으로 부터 일정 반경의 각 동심 원주상에 존재하는 경계화소의 수를 cooperative network에 입력시켜 회전이나 크기변화에 불변인 특징추출을 하였다. 제안된 신경회로망 기반 자동 표적인식시스템의 각 처리 단계를 병렬파이프라인 구조로 시·공간 병렬성에 따라 모델링하여 실시간 처리를 위한 파이프라인 시스템의 깊이와 폭을 결정하는 방법을 제시하고, 또한 다중컴퓨터인 트랜스퓨터를 사용한 효과적인 구현 방법도 함께 제시하였다. 실험 결과 8개의 트랜스퓨터를 사용한 다중컴퓨터 시스템에서 회전 및 크기변화된 표적들에 대하여 Sp=7.55의 속도 제고율을 얻을 수 있었다.

Abstract

A neural network-based PSRI(position, scale, and rotation invariant) feature extraction and ATR(automatic target recognition) system are proposed and an efficient parallel implementation of the proposed system using multicomputer is also presented. In the proposed system, the scale and rotation invariant features are extracted from the contour projection of the number of edge pixels on each of the concentric circles, which is input to the cooperative network. We proposed how to decide the optimum depth and the width of the parallel pipeline system for real time applications by modeling the proposed system into a parallel pipeline structure in accordance with the temporal and spatial parallelism. And an efficient implementation method using Transputers is also proposed. The implementation results show that we can extract PSRI features less sensitive to input variations, and the speedup of the proposed ATR system is about 7.55 for the various rotated and scaled targets using 8-node Transputer system.

* 正會員, 慶北大學校 電子電氣工學部
(School of Electronics and Electrical Engineering, Kyungpook National Univ.)

** 正會員, 慶北産業大學校 電子工學科
(Department of Electronic Engineering, Ky-

ungpook Sanup Univ.)

※ 본 연구는 학술진흥재단 지방대학육성과제 연구비 지원에 의하여 수행되었음.

接受日字: 1995年12月2日, 수정완료일: 1996年1月23日

I. 서론

최근, 학습능력과 대규모 병렬성을 갖는 신경회로망을 자동 표적인식 시스템에 적용하려는 많은 연구^[1-7]들이 진행되고 있다. 그러나, 자동 표적인식 시스템에서 표적의 특징추출 단계에 신경회로망을 이용하려 할 경우 회전 및 크기변화된 표적에 대해서는 신경회로망의 뉴런 입력 값들이 변하게 되므로 특징추출에 어려움이 있다. 따라서, 현재까지 표적인식 시스템의 특징추출단계에서는 신경회로망을 거의 사용하지 않거나, 제한적이고 국한된 경우에만 이용하고 있으며, 대부분의 경우 인식단계에서만 신경회로망을 이용하고 있다. 표적 인식단계에 신경회로망을 이용하면 표적과 주위 환경에 대한 기존의 규칙기반 데이터베이스를 만드는 데 요구되는 많은 노력과 시간을 절약할 수 있으며, 인식시스템의 성능을 향상시키는데 필요한 적절한 적응도 쉽게 할 수 있는 장점이 있다. 또한 신경회로망 고유의 대규모 병렬성으로 인해 고속인식이 가능하다는 장점도 가진다. 따라서, 자동표적인식시스템의 특징추출과 고속인식의 전체과정에 걸쳐 공히 신경회로망을 활용하기 위해서는 무엇보다도 회전 및 크기변화에 불변인 특징추출에 신경회로망을 효과적으로 적용하기 위한 연구가 선행되어야 한다.

한편, 이러한 장점들에도 불구하고 신경회로망기반 자동 표적인식 시스템을 실시간 응용을 위해 하드웨어로 구현하기 위한 연구결과들은 흔하지 않은 실정이다.

자동 표적인식시스템을 VLSI 신경회로망칩 등을 사용하여 하드웨어로 구현하면 실시간 자동 표적인식을 위한 고속화는 용이하지만 뉴런간 연결강도를 쉽게 run-time에 변경할 수 있는 구조를 만들기가 어려워서 온칩(on-chip) 학습능력을 구현시키기가 어렵고, 집적회로 핀수의 제약 등으로 인해 대규모 신경회로망의 집적화도 어렵다^[8,9]. 그러나 자동 표적인식시스템을 다중컴퓨터망을 사용하여 범용 시스템(general purpose system)으로 구현하면 on-line 학습이 가능할 뿐만 아니라 하드웨어 구조변경에 대한 융통성이 매우 높다는 장점이 있다^[10-17]. 또한 표적인식을 위한 신경회로망칩의 연구단계에 있어서 시뮬레이터 및 하드웨어 에뮬레이터(emulator)로 이용할 수 있어서 실시간 표적인식을 위한 신경회로망 설계 및 응용분야에서 폭 넓게 활용될 수 있다. 따라서 다중컴퓨터를 이용하여 자동 표적 인식시스템을 실시간 처리하

기 위하여 연속 입력되는 영상을 고속처리 하기위한 병렬처리 구조로의 모델링이나 최적 병렬구현에 관한 연구개발이 요구된다.

본 연구에서는 신경회로망을 이용하여 표적의 위치, 크기 및 회전에 불변인 특징을 추출하는 방법과 이를 이용한 고속 자동 표적인식 시스템을 제안한 후, 이를 다중컴퓨터 상에서 최적 병렬 구현 하였다. 제안된 시스템에서는 물체의 중심으로 부터 일정 반경의 각 동심 원주상에 존재하는 경계화소의 수를 cooperative network에 입력시켜 회전이나 크기변화에 불변인 특징추출을 하였다. 제안된 신경회로망 기반 자동 표적인식시스템의 각 처리 단계를 병렬파이프라인 구조로 시·공간 병렬성에 따라 모델링하여 실시간 처리를 위한 파이프라인 시스템의 깊이와 폭을 결정하는 방법을 제시하고, 또한 다중컴퓨터인 트랜스퓨터를 사용한 효과적인 구현 방법도 함께 제시하였다. 또한, 트랜스퓨터 시스템을 사용하여 성능평가 모델과 실제 구현된 시스템을 비교 검토하였다.

II. Cooperative network을 이용한 PSRI 특징 추출

제안된 시스템에서는 프레임 그래버(frame grabber)를 통해 입력된 256 x 256 크기의 흑백영상에 대하여 소벨연산, 이진화 및 모멘트기법을 이용한 표적 중심점검출 등의 전처리를 거친 후, 여기에 cooperative network를 이용하여 표적의 위치나 확대 축소 및 회전에 불변인 특징을 추출하였으며, 그 결과를 역전과 신경회로망에 입력시켜 학습과 인식을 수행하도록 하였다.

제안된 시스템에서는 표적의 크기변화 및 회전에 불변인 특징을 효과적으로 추출 하기위해 물체의 중심점을 원점으로하는 각 등간격 동심원주 상에 위치한 경계화소의 갯수들을 각 반경에 대응되는 cooperative network의 입력 뉴런들에 입력 시켰다.

그림 1은 제안된 cooperative network의 구조를 나타낸 것이다.

그림에서 첫번째 층(first layer)은 입력층으로 물체의 회전불변 특징이 될 수 있는 각 동심 원주상에 존재하는 경계화소의 갯수(I_i)가 입력된다. 그러나, 첫번째 층에서 추출된 특징들을 그대로 역전과 신경회로망에 학습시키면 학습속도 저하 뿐아니라 표적크기가

변할 경우 역전과 신경회로망 입력층의 입력 값이 변하게 되므로 학습이 불가능하게 된다.

한 각 동심원의 방정식은

$$(x - x_0)^2 + (y - y_0)^2 = r^2, \quad r = 1, 2, 3, \dots, N/2 \quad (1)$$

로 표시된다. 여기서, x 와 y 는 반경 r 인 원주상에 존재하는 화소들의 좌표로서 x_0 및 y_0 는 물체의 중심좌표를 의미한다. 그리고, N 은 입력영상의 크기를 의미한다. 또한, cooperative network에서 i 번째 뉴런을 $i-1$ 및 $i+1$ 번째 뉴런과 일정한 가중치 W_f 를 통해 연결시켜 줌으로써 입력영상 획득시 발생할 수 있는 잡음으로 인해 물체의 중심점 추출에 다소 변화가 있어도 특징추출에는 큰 영향이 없도록 하였다. 따라서 i 번째 뉴런의 출력값 a_i 는

$$a_i = \sum_{x,y=i} I_{i,x,y} + (a_{i-1} + a_{i+1}) \times W_f \quad (2)$$

가 된다. 여기서 W_f 는 0.5로 하였으며, $I_{i,x,y}$ 는 이진화된 영상에서 물체의 중심을 원점으로 했을 때 i 번째 반경의 원주상에 존재하는 화소들 중 임의의 화소를 나타내며 a_{i-1} 과 a_{i+1} 는 각각 $i-1$ 번째와 $i+1$ 번째 뉴런의 출력값을 나타낸다.

또한, 두번째 층에서 각 뉴런의 출력은

$$d_i = a_i + (a_{i+1} * W_{dij}) \quad (3)$$

로 표현된다. 식에서 a_i 는 첫번째 층의 i 번째 뉴런의 출력값을 의미하며, W_{dij} 는 두번째 층의 뉴런간 가중치로서 여기서는 -1 을 의미한다. 이와같은 미분치들 중앙과 음의 첨두치들을 크기 순으로 선별하기 위한 경쟁학습층은 양의 첨두치 중 4 개를 선별하는 부분과 음의 첨두치 중 4 개를 선별하는 두 부분으로 구성하였다.

제안된 cooperative network의 알고리즘을 요약하면 아래와 같다.

- Step 1] Read input vectors.
- Step 2] Compute outputs a_i of the each neurons in the first layer

$$a_i = \sum_{x,y=i} I_{i,x,y} + (a_{i-1} + a_{i+1}) \times W_f$$

- Step 3] Compute differential vaule d_i in the second layer

$$d_i = a_i + (a_{i+1} * W_{dij})$$

- Step 4] Find max and min neurons




그림 1. 불변 특징추출을 위한 cooperative network의 구조

Fig. 1. Cooperative network structure for the invariant feature extraction.

따라서 미분층인 두번째 층(2nd layer)에서는 첫번째 층에서 추출된 특징들을 미분하며, max-net과 min-net에서는 양의 첨두치(positive peaks) 및 음의 첨두치(negative peaks)를 갖는 두번째 층의 뉴런들 중에서 크기 순으로 각각 4 개씩을 경쟁학습에 의해 활성화시킴으로써 표적을 대표 할 수 있는 특징들을 선별하게 된다. 이와같이 경쟁학습에 의해 활성화된 뉴런들은 각 각 대응되는 첫번째 층의 뉴런들에게 활성화신호를 보내게 된다. 그러나 첫번째 층의 출력값(O_{ai}) 만 역전과 신경회로망의 학습자료로 이용할 경우, 전반적으로 모양이 비슷한 표적들에 대해서는 효과적인 인식을 기대하기가 어렵게 된다. 따라서, 각 동심원의 반경을 나타내는 세번째 층(3rd layer)의 출력(O_{ri})을 첫번째 층의 출력값과 함께 역전과 신경회로망 학습 자료로 이용하였다. 즉, 경쟁학습 층에서 활성화된 뉴런들은 각 각 대응되는 첫번째 층의 뉴런들 뿐만 아니라 세번째 층의 뉴런들에게도 동시에 활성화신호를 보내게 된다. 이와같이 각 반경의 원주상에 존재하는 경계선 화소의 갯수 뿐 아니라 반경정보도 인식을 위한 학습 자료로 사용함으로써 역전과 신경회로망에서의 효과적인 구분 및 인식이 가능하도록 하였다. 그리고 W_f 는 두번째 층내의 뉴런(d_i)간 가중치로서 -1 을 의미하며, W 는 첫번째 층의 뉴런(a_i)간 가중치로서 0.5를 의미한다.

그림 1의 첫번째 층에서 물체의 중심점을 기준으로

- Initialize max-net and min-net weights
- Compute output and select max (or min) neuron

$$(1) \text{net}_p = \sum_{j=1}^n W_{pj} \cdot P_j$$

$$(2) O_p = f(\text{net}_p) \text{ where } f(\text{net}_p) \begin{cases} = 0, & \text{net}_p < 0 \\ \neq 0, & \text{net}_p \geq 0 \end{cases}$$

- Repeat (1) and (2) until max (or min) neuron is selected
- Send excitatory signal to corresponding neuron in the first and second layer

Ⅲ. 병렬 파이프라인 모델 및 인식시스템 구현

연속적으로 입력되는 영상에 대한 처리과정은 시간적 병렬분할(temporal decomposition)에 의해 나누어 파이프라인 처리할 수 있다. 또한, 각 처리과정은 입력영상 데이터의 종속성(data dependency) 및 동기문제 등을 고려하여 공간적 병렬분할(spatial decomposition)하여 동시 실행될 수 있는 부태스크들로 분할처리 할 수 있다. 본 연구에서는 입력영상을 공간 분할하고 각 처리과정을 시간 분할하여 각 부태스크들이 파이프라인 처리가 되도록 병렬 파이프라인 구조로 전체 인식시스템을 구성하였다.

1. 전처리과정

전처리 과정은 경계선 검출을 위한 소벨 연산이나 이진화를 위한 문턱치기법 및 이진화된 영상에서 표적의 중심 위치 검출을 위한 투영기법(projection) 과 모멘트(moment)등과 같은 일련의 과정을 의미한다.

1) 경계선 검출 및 이진화

경계선 검출을 위한 소벨 연산이나 이진화를 위한 문턱치기법에는 공간적으로 분포된 각 부분 영상간에 데이터 종속성이 거의 없으므로 이를 병렬 파이프라인 처리하기 위하여 입력영상을 공간분할한 부영상의 병렬성을 수평축으로 반영하고, 각 부영상에 대한 순차처리과정을 시간분할하여 수직축에 반영 할 경우 소벨 연산과 이진화의 시·공간 병렬처리모델은 그림 2와 같이 나타낼 수 있다.




그림 2. 소벨 연산과 이진화의 시·공간 병렬처리 모델

Fig. 2. Temporal-spatial parallel processing model for the Sobel operation and thresholding.

그림에서 TxS와 Tys는 각각 영상의 한 화소에 대하여 x와 y방향의 소벨연산을 수행하는 시간이며, Tas는 영상의 한화소에 대하여 덧셈을 하는데 소요되는 시간을, 그리고, Tcs는 분할된 각 부영상의 합을 통신하는데 소요되는 시간나타낸다. 또한, Tths는 각 부영상의 부분 합으로부터 문턱치를 계산하는데 소요되는 시간을, Tcts는 계산된 문턱치를 전송하는데 소요되는 시간을 나타내며, Ts는 영상의 한화소에 대하여 문턱치와 비교하여 이진화하는데 소요되는 시간을 나타낸다. Nh X Nv 크기의 입력영상은 Nh/n X Nv/n 크기의 n²개의 부영상으로 공간분할되어 p(= n²)개의 프로세서에 각 부태스크들로 입력되고, 각 부태스크들은 해당받은 부영상들에 대하여 각각 소벨 마스크를 이용하여 x방향과 y방향으로 순차적으로 scanning한다. 이때, 입력영상의 경계부분 처리를 위한 통신을 없애기 위하여 영상의 경계부분을 중복하여 분할하였다. 이러한 소벨 연산을 거친 각 영상에 대하여 화소값의 국소합을 구한 후 상호통신하여 이진화를 위한 문턱치 T를 계산하여 이진화된 n²개의 부영상을 얻게 된다.

2) 중심점 추출

이진화된 영상에서 표적 위치 검출을 위한 중심추출에는 투영기법(projection) 과 모멘트(moment)가 이용된다. 즉, 투영기법을 이용하여 표적을 포함하는 최소 사각형을 검출 한 후, 검출된 사각형에 모멘트를 적용함으로써 표적의 중심점을 추출하게 된다. 이러한 중심추출과정의 각 프로세서의 입력으로는 이진화된 n²개의 부영상이 입력되며, 시·공간 병렬처리 모델은 그

림 3과 같다.




그림 3. 중심추출과정의 시·공간 병렬처리모델
Fig. 3. Temporal-spatial parallel processing model for the center detection.

그림에서 Txm과 Tym은 각각 영상의 한 화소에 대하여 x와 y방향의 투영 연산을 수행하는 시간을 나타낸다. Tam은 투영 연산결과로 얻어진 히스토그램을 이용하여 각 부영상에서의 표적을 감싸는 최소 사각형 후보를 구하는데 소요되는 시간, Tcia는 표적을 감싸는 최소 사각형 후보를 통신하는데 소요되는 시간 및 표적을 감싸는 최소 사각형을 구하는데 소요되는 시간을 나타낸다. 또한 Tcgm은 구해진 표적을 감싸는 최소 사각형을 통신하는데 소요되는 시간을 그리고, Tcm은 각 부영상에 대하여 모멘트 연산을 하는데 소요되는 시간을 나타낸다. 그림에서 Nnh' 및 Nnv'는 투영기법을 적용하여 검출된 표적을 포함하는 최소 사각형의 가로 및 세로 크기를 의미한다.

(2) 특징추출

제안된 특징추출에 따라 각 반경의 원주상에 존재하는 경계성분 화소의 갯수를 cooperative network에 입력시켜 특징추출을 할때는 데이터 간에 종속성이 거의 없으므로 입력되는 영상을 시·공간적 병렬성에 따라 분할하여 이를 그림 4와 같이 병렬 파이프라인 처리 할 수 있다.

그림에서 Taf는 각 동심원주상의 각 화소에 대하여 경계화소인지를 비교하여 합을 구하는데 소요되는 시간, 그리고 Tcnf는 각 반경 (Nc)의 원주상에 존재하는 경계성분의 수를 통신하는데 소요되는 시간을 나타낸다. 또한, Tdf는 경계성분으로부터 미분값을 구하는데 소요되는 시간, Tamf는 미분값으로부터 최대, 최소값을 위한 경쟁학습에 소요되는 시간을 나타낸다. 중심점추

출이 된 영상은 n²개의 부영상으로 분할되어 p(=n²)개의 프로세서에 각 부태스크들로 입력되고, 각 부태스크들은 할당받은 부영상들에 대하여 cooperative network의 입력 즉, 각 반경의 원주상에 존재하는 경계화소의 갯수를 추출하게 된다.




그림 4. 제안한 특징추출과정의 시·공간 병렬처리모델
Fig. 4. Temporal-spatial parallel processing model for the proposed feature extraction.

출이 된 영상은 n²개의 부영상으로 분할되어 p(=n²)개의 프로세서에 각 부태스크들로 입력되고, 각 부태스크들은 할당받은 부영상들에 대하여 cooperative network의 입력 즉, 각 반경의 원주상에 존재하는 경계화소의 갯수를 추출하게 된다.

이와같이 추출된 경계화소의 갯수에 대해 미분층에서 미분값을 계산한 후, 경쟁학습을 이용하여 최대값과 최소값을 추출하게 된다. 이와같이 경쟁학습 층에서 선택된 최대, 최소값을 가지는 뉴런들은 각각 대응되는 첫번째 입력층의 뉴런들 뿐아니라 세번째 입력층의 뉴런들에게 동시에 활성화신호를 보내게 된다. 따라서 특징추출 단계에서는 미분층 최대값 및 최소값을 가지는 뉴런들에 대응되는 첫번째 입력층의 출력 즉, 각 반경의 원주상에 존재하는 경계선 성분의 갯수와 세번째 입력층의 출력 즉, 경쟁학습층의 활성화신호에 의해 활성화된 첫번째 입력층 뉴런에 대응되는 각 반경으로 구성되는 특징 벡터를 생성하게 되며, 이 특징 벡터가 역전파 신경회로망에 입력된다.

(3) 표적인식

표적인식에서는 역전파 신경회로망을 네트워크분할(network decomposition)하여 뉴런 및 이들간의 시냅스 가중행렬을 공간적으로 병렬분할하고, 각 뉴런들의 시간적 병렬성을 반영하여 l(=n²)개의 부태스크로 할 경우 시·공간 병렬처리모델은 그림 5와 같다.

그림에서 Ni, Nh 및 No는 각각 입력층, 은닉층 및 출력층의 뉴런수를 의미하며 Tga, Tgb, Tva, 및 Tvb는 각각 하나의 뉴런에 대한 입력신호와 출력신호를

계산하는데 소요되는 시간, 그리고 T_{cb} 는 계산된 입력 신호를 통신하는데 소요되는 시간을 나타낸다.




그림 5. 3층 신경회로망을 네트워크분할한 표적 인식 시·공간 병렬처리모델

Fig. 5. Temporal-spatial parallel processing model of the target recognition for the three layer neural network which is network-decomposed.

각 노드간의 데이터 통신과정은 시간적 병렬성에 따라 세분화하여 국소적 동기가 가능하도록 함으로써 다중컴퓨터망의 동기부담 및 통신부담을 가급적 줄일 수 있도록 하였다. 한편, 전술한 자동 표적인식시스템의 각 과정별 병렬처리모델을 바탕으로 하여 속도제고율(speed up) S_p 를 최대화 할 수 있는 전체 병렬 파이프라인 구조의 깊이와 폭을 결정하여야 하며, 이때 각 과정사이의 처리시간의 비에 따라 각 과정별로 필요한 적정 파이프라인단 수가 결정되어야 한다.

그리고 병렬 파이프라인의 각 처리단(stage)을 설계할 때 각 단의 병렬구현에 적합한 다중컴퓨터망의 접속구조가 선정되어야 하는바, 본 연구에서는 파이프라인 단계에서의 노드프로세서 간의 상호통신을 감안하여 통신이 간단하고 노드수의 확장이 용이한 환형구조를 택하였다.

2. 성능 평가 모델

전술한 신경회로망 기반 자동표적 인식 시스템의 병렬 파이프라인 모델에 따라 구현된 시스템이 소정의 처리속도를 갖도록 설계하기 위하여 성능평가모델을 제안하고, 최적의 성능을 가지는 자동 표적인식시스템을 구현할 수 있도록 하였다. 또한 병렬처리를 위한 다중컴퓨터망의 각 노드의 전산처리능력과 통신능력의 비를 성능평가에 반영하여 이들이 병렬처리 능력에 미치는 영향도 분석할 수 있도록 하였다.

먼저 전처리과정의 소벨 연산과 이진화를 하나의 순서처리형 컴퓨터에서 처리할 때 소요되는 시간 T_{ss} 를 전술한 그림 2의 파라미터들을 이용해서 표시하면 다음과 같다.

$$T_{ss} = (Nh/Nv)Txs + (Nh/Nv)Tys + (Nh/Nv)Tas + (Nh/Nv)Tts \tag{4}$$

식(4)를 간략화하기 위해서 영상의 크기를 나타내는 N_h 와 N_v 를 동일하게 N 으로 다시 표현 한 후 $p(=n^2)$ 개의 부태스크로 공간분할 하여 폭이 p 이고 깊이가 1인 다중컴퓨터 망에서 병렬처리 할 때, 각 노드컴퓨터가 처리하는데 소요되는 시간 T_{psi} 은

$$T_{psi} = \frac{N^2}{P} (Txs + Tys + Tas + Tts) + (P_p - 1)(Tcs + Tcts) \tag{5}$$

이 된다. 따라서 p 개의 노드컴퓨터로 병렬처리할 때 그 속도제고율 S_{psi} 는

$$S_{psi} = \frac{T_{ss}}{T_{psi}} \tag{6}$$

$$= \frac{P_p}{1 + \frac{C_{as}}{P_a}} \tag{7}$$

이 된다. 여기서 C_{as} 및 P_{as} 는 각각

$$C_{as} = P_p(P_p - 1)(Tcs + Tcts) \tag{7.a}$$

$$P_{as} = N^2(Txs + Tys + Tas + Tts) \tag{7.b}$$

이 된다. 일반적으로 통신부담 C_{as} 는 계산 부담 P_{as} 보다 훨씬 적으므로 공간 분할에 의해 소벨 연산과 이진화를 병렬처리 할 경우 프로세서 수, 즉 영상을 공간분할한 부영상의 갯수의 증가에 따라 거의 선형적인 속도제고율을 얻을 수 있음을 알 수 있다.

또한, 소벨 연산과 이진화를 p 개의 부태스크로 공간분할 한 후, k 개의 처리단으로 시간 분할하여 폭이 p 이고 깊이가 k 인 다중컴퓨터 망에서 병렬처리 할 때 식(7.b)의 각 항들이 각 노드 컴퓨터에 균등부하 할당될 수 있도록 하여야 한다. 소벨 연산과 문턱치처리의 경우 4개의 처리단 이상으로 시간분할 할 경우 통신량의 증가 및 알고리즘의 복잡성으로 인해 속도제고율의 저하를 가져 올 수 있으므로 본 연구에서는 4개의 처리단으로 시간 분할한 경우에 대해서 성능을 평가 하였다. p 개의 부태스크로 공간분할한 후, 4개의 처리단

(k=4)으로 시간분할하여 처리하는데 소요되는 시간 T_{ps4} 는

$$T_{ps4} = T_{ps1} \max \left\{ \frac{N^2}{P_p} [Txs + Tcs, Tys + Tcs, Tas + (p-1)(Tcs + Tcts), Tts] \right\} \quad (8)$$

이 된다. 여기서 Tcs는 x 및 y 방향으로 scanning한 결과를 전송하는데 소요되는 시간을 나타낸다. 일반적으로 소벨연산에서는 x 및 y 방향으로 scanning하는데 소요되는 시간이 나머지 처리단계에 비해서 상대적으로 많은 시간이 소요되므로 T_{ps4} 는 x 및 y 방향으로 scanning시간에 의해서 결정되게 된다. 즉, T_{ps4} 는

$$T_{ps4} \cong \frac{N^2}{P_p} (Txs + Tcs) \quad (9)$$

와 같이 표현될 수 있다. 따라서 폭이 p이고 깊이가 4인 노드컴퓨터로 병렬처리할 때 그 속도제고율 S_{ps4} 는

$$S_{ps4} \cong \frac{T_{ss}}{T_{ps4}} = \frac{T_{ss}}{N^2/P_p (Txs + Tcs)} \quad (10)$$

$$= \frac{P_p}{1 - \frac{N_{as}}{D_{as}}} \quad (11)$$

이 된다. 여기서 D_{as} 및 N_{as} 는 각각

$$D_{as} = Txs + Tys + Tas + Tts \quad (11.a)$$

$$N_{as} = Tys + Tas + Tts - Tcs \quad (11.b)$$

이 된다. D_{as} 는 N_{as} 에 비해 $Txs + Tcs$ 만큼 크기 때문에 소벨 연산과 이진화를 시간 분할하여 병렬처리할 경우 프로세서 갯수의 증가에 따른 선형적인 속도제고율을 얻을 데 어려움이 따름을 알 수 있다.

이진화된 영상으로부터 표적의 중심을 찾기 위한 중심추출과정을 하나의 순서처리형 컴퓨터에서 처리할 때 소요되는 시간 T_{sm} 을 전송한 그림 3의 파라미터들을 이용해서 표시하면 다음과 같다.

$$T_{sm} = (Nh Nv)(Txm + Tym) + (Nh Nv)Tam + (Nh' Nv')Tcm \quad (12)$$

식(12)를 간략화하기 위해서 영상의 크기를 나타내는 Nh와 Nv를 동일하게 N으로 다시 표현한 후 $p(=n^2)$ 개의 부태스크로 공간분할 하여 p개 프로세서를 갖는 다중컴퓨터 망에서 병렬처리할 때, 각 노드컴퓨터가 처리하는데 소요되는 시간 T_{pm} 은

$$T_{pm} = \frac{1}{P_p} \{ N^2(Txm + Tym + Tam) + N^2Tcm \} + (P_p - 1)(Tclm + Tcgm) \quad (13)$$

이 된다.

따라서 중심추출과정을 p개의 노드컴퓨터로 병렬처리할 때 그 속도제고율 S_{pm} 은

$$S_{pm} = \frac{T_{sm}}{T_{pm}} \quad (14)$$

$$= P_p \frac{1}{1 + \frac{C_{am}}{P_{am}}} \quad (15)$$

이 된다. 여기서 P_{am} 및 C_{am} 는 각각

$$C_{am} = P_p(P_p - 1)(Tclm + Tcgm) \quad (15.a)$$

$$P_{am} = N^2(Txm + Tym + Tam) + N^2Tcm \quad (15.b)$$

이 된다. 여기서도 통신부담 C_{am} 은 계산 부담 P_{am} 보다 훨씬 적으므로 중심추출과정을 병렬처리할 경우 프로세서수의 증가에 따라 거의 선형적인 속도제고율을 얻을 수 있음을 알 수 있다.

전처리과정에서 중심위치를 구한 후 크기와 회전에 불변인 특징을 추출하기 위한 특징추출과정을 하나의 순서처리형 컴퓨터에서 처리할 때 소요되는 시간 T_{sf} 와 병렬로 구현했을 때 각 노드가 처리하는데 소요되는 시간 T_{pf} 를 각각 표시하면 다음과 같다. 즉,

$$T_{sf} = N^2Taf + N(Tdf + amf) \quad (16)$$

$$T_{pf} = \frac{N^2}{P_p} Taf + \frac{N}{P_p} (Tdf + Tamf) + ((P_p - 1) \left\{ \frac{N}{P_p} Tcnf + 4n(Tcmf + Tcef) \right\}) \quad (17)$$

와 같다. 따라서, 특징추출과정을 p개의 노드컴퓨터로 병렬처리할 때 그 속도제고율 S_{pf} 는

$$S_{pf} = P_p \frac{1}{1 + \frac{C_{af}}{P_{af}}} \quad (18)$$

이 된다. 여기서 P_{af} 및 C_{af} 는 각각

$$C_{af} = (P_p - 1) \left[NTcnf + 4P_p(P_p - 1) \right] \quad (18.a)$$

$$P_{af} = N^2Taf + N(Tdf + Tamf) \quad (18.b)$$

이 된다. 통신부담 C_{af} 는 계산 부담 P_{af} 보다 훨씬 적으므로 특징추출과정을 병렬처리할 경우 프로세서수의 증가에 따라 거의 선형적인 속도제고율을 얻을 수 있

음을 알 수 있다.

한편, 표적인식 과정에 사용되는 Backpropagation 알고리즘을 하나의 순서처리형 컴퓨터에서 처리할 때 소요되는 시간 T_{sb} 는 다음과 같이 나타낼 수 있다.

$$T_{sb} = Nh \Rightarrow T_{gb} + Nh T_{vb} + NoNh T_{gb} + No T_{vb} \quad (19)$$

식 (19)를 간략화된 형태로 표시하기 위해서 입력층, 은닉층 및 출력층의 뉴런수 N_i , N_h 및 N_o 를 동일하게 N 으로 한 후, 병렬로 구현했을 때 한 노드가 처리하는데 소요되는 시간 T_{pb} 는

$$T_{pb} = 2 \frac{N^2}{P_p} T_{ab} + 2 \frac{N}{P_p} T_{vb} + \frac{P_p - 1 N}{P_p} T_{cb} \quad (20)$$

이 된다. 따라서 backpropagation 알고리즘을 p 개의 노드컴퓨터로 병렬처리할 때 그 속도제고율 S_{pb} 는

$$S_{pb} = P_p \frac{1}{1 + \frac{(P_p - 1)N T_{cb}}{2N^2 T_{gb} + 2N T_{vb}}} \quad (21)$$

이 된다.

한편 k 개의 단으로 구성되는 선형파이프라인은 연속되는 n 개의 태스크를 처리하는데 걸리는 시간 T_k 는

$$T_k = [k + (n - 1)] T \quad (22)$$

이 된다. 여기서 T 는 처리시간이 가장 긴 단의 처리시간을 의미한다.

여기서 kT 는 첫번째 태스크를 처리하는데 소요되는 시간이고 $(n-1)T$ 는 두번째 태스크부터 $(n-1)$ 개의 태스크를 처리하는데 소요되는 시간이다. 이 식에서는 단사이의 통신시간을 단내의 처리시간에 비해 작은 값을 가지므로 포함되지 않았다. k 단 파이프라인의 속도제고율(speedup) S_k 는 일반적으로 다음과 같이 정의된다. 즉,

$$S_{pk} = \frac{T_{sg}}{T_k} = \frac{nkT}{kT + (n-1)T} = \frac{nk}{k + (n-1)} \quad (23)$$

이다. 여기서 T_{sg} 는 단일프로세서에서 n 개의 태스크를 모두 처리하는데 소요되는 시간이다. 식(23)에서 n 이 ∞ 가 될 때 S_{pk} 는 다음과 같다. 즉,

$$\lim_{n \rightarrow \infty} S_{pk} \cong k \quad (24)$$

이 된다. 또한 k 단 파이프라인의 효율(efficiency)은 다음과 같이 정의된다. 즉,

$$E_{pk} = \frac{S_{pk}}{k} = \frac{n}{k + (n-1)} \quad (25)$$

이다. 식 (25)에서 n 이 ∞ 가 될 때 E_{pk} 는 다음과 같다. 즉,

$$\lim_{n \rightarrow \infty} E_{pk} \cong 1 \quad (26)$$

이 된다.

따라서 부하균등화(load balancing)를 하여 각 단의 처리시간을 가급적 평균화 함으로써 $T = \max\{T_i\}$ 를 최소화 하는 것을 전제로 하여 궁극적으로 파이프라인단 수를 크게 할수록, 더 높은 속도제고율을 얻게 된다. 그러나 파이프라인단 수는 가격(costs), 제어복잡도(control complexity), 회로구현(circuit implementation) 및 패키징 한도(packaging limitations) 등의 실제적인 제약때문에 무한히 크게 할 수는 없을 뿐만 아니라 각 단의 소요시간을 평균화 하여 분할 한다는 일로 대단히 어려운 일이다. 따라서 가격대 성능비(performance/cost ratio)를 최대화 할 수 있도록 결정되어야 한다. 그러므로 본 연구에서는 성능평가를 통하여 구현되는 병렬 파이프라인 시스템이 다중컴퓨터를 이용한 병렬처리효율을 최대화하면서 단일 영상에 대하여 실시간 또는 원하는 시간에 인식결과를 얻을 수 있도록 설계하는데 참조가 될 평가 모델로써 이를 제시한 것이다.

먼저 전술한 자동 표적인식시스템의 각 과정에 대한 순서처리 수행시간의 비를 이용하여 각 과정에 대하여 필요한 파이프라인 단수 k_i 가 결정되어야 한다. 즉, i 번 과정의 처리시간 T_i 는 전 과정의 모든 파이프라인 단에 걸쳐 최대 단별 처리 시간을 $T = \max T_i$, $i=1,2, \dots$ 라고 할때

$$T_{ss} = K_s T, T_{sm} = K_m T, T_{sf} = K_f T, T_{sb} = K_b T \quad (27)$$

이 된다. 그리고 폭이 p 라고 가정하면 병렬 파이프라인의 전체 처리시간 T_{pt} 은

$$T_{pt} = T_{ps} + T_{pm} + T_{pf} + T_{pb} \\ \frac{K_s T}{p} + \frac{K_m T}{p} + \frac{K_f T}{p} + \frac{K_b T}{p} \leq T_{real} \quad (28)$$

으로 표현될 수 있다. 그러므로 병렬 파이프라인의 폭은 요구되는 처리 시간을 T_{real} 이라고 할 때 다음의 식으로부터 구해질 수 있다.

$$P \geq \frac{(K_s + K_m + K_f + K_b) T}{T_{real}} \quad (29)$$

값이 K이고 폭이 p인 병렬 파이프라인의 속도제고율과 다중컴퓨터를 이용한 병렬처리의 효율(efficiency)은 다음과 같이 각각 표현된다. 즉,

$$S_{pt} = \frac{T_{sg}}{T_{pt}} \quad (30)$$

$$E_{pt} = \frac{S_{pt}}{k_p} \quad (31)$$

이다. 식(31)을 만족하는 p는 무수히 많이 존재하지만, 일반적으로 다중컴퓨터의 노드 수를 증가시키면 통신부담이 증가하므로 식 (31)의 병렬처리효율은 낮아지게 된다. 따라서 최대의 병렬처리효율을 가지면서 실시간 또는 원하는 시간에 인식결과를 얻으려면 식 (28)을 만족하는 최소의 다중컴퓨터의 노드 수를 이용하여야 할 것이다. 그러나 무엇보다도 중요한 것은 전역적인 동기 시스템에서 각 처리 과정 마다 내면적으로 단수 K_i 를 조정하고 개별 처리 시간 T_i 를 평균화하여 통신부담을 증가 시키지 않는 범위내에서 동기 주기 T 자체를 최소화 시키는 일이 선행되어야 한다.

IV. 실험 및 결과 고찰

1. 트랜스퓨터 시스템을 이용한 다중컴퓨터망의 구성
제한한 자동 표적인식시스템을 실험하기 위하여 1개의 B008 보드(board), 1개의 주(root) 트랜스퓨터 모듈, 그리고 8개의 종(slave) 트랜스퓨터 모듈을 사용하였다. 주 트랜스퓨터 모듈로는 32-bit CPU, 64-bit FPU(floating point unit)와 2MB의 국소메모리(local memory)를 갖고 20Mbps의 통신능력을 갖는 T805를 사용하였고, 종 트랜스퓨터 모듈로는 20MIPS의 32-bit CPU와 1MB의 국소메모리를 갖고 20Mbps의 통신능력을 갖는 T800을 사용하였다.

각 트랜스퓨터의 4개 통신링크들은 하드웨어적으로 인접한 2개의 트랜스퓨터들과 하드와이어로 연결되어 고정되고 나머지 2개의 통신링크들은 크로스바 스위치에 연결되어 있어서 상호접속망의 접속패턴에 따라 임의의 트랜스퓨터와 소프트웨어로 연결된다. 따라서 각 종 트랜스퓨터들은 할당받은 각 부태스크들을 병렬로 처리하게 되는데 통신이 필요한 경우 하드와이어 또는 소프트웨어를 통해 연결된 통신링크상의 채널을 통해 메시지전송방식에 의한 데이터통신을 수행하

게 된다.

본 연구에서는 ocaml2 toolset을 이용하여 occam언어로 병렬알고리즘의 소프트웨어 프로그램을 작성하고, 병렬 컴파일 및 태스크할당을 하며, MMS2를 이용하여 접속망의 접속패턴파일 작성, 컴파일 그리고 파일할당 기능을 수행하도록 하였다.

2. 실험 및 결과 고찰

제한한 자동 표적인식시스템을 트랜스퓨터 시스템에 병렬구현하여 다음의 실험을 수행하였다. 실험에서는 탱크, 지프, 트럭 및 헬기가 각각 포함된 256 명도값을 가지는 256x256 크기의 입력영상에 대하여 다중컴퓨터의 노드수에 따른 인식시스템의 처리시간을 비교 검토하였다.

먼저 전처리과정 중 소벨 연산과 이진화를 병렬화하여 실험한 결과 그 처리시간은 표 1과 같다.

표 1. 소벨 연산과 문턱치기법에 대한 처리 시간 (K1 = 1인 경우)

Table 1. Processing time and speedup for Sobel operation and thresholding(k1=1).

unit : second

Operations	Number of Nodes, P			
	1	2	4	8
Sobel & Thresholding (Speedup)	3.390 (1.00)	1.712 (1.98)	0.864 (3.92)	0.434 (7.80)

표 에서 보면 8개 노드를 사용했을때 Sp=7.80을 얻어 노드수의 증가에 따라 제안된 모델에 따라 성능 해석에 위해 예상된 결과와 거의 일치하는 선형적인 속도의 증가가 얻어짐을 알 수 있다. 그리고 전처리과정 중 중심추출과정을 병렬구현하여 실험한 결과 그 처리시간은 표 2와 같다. 여기서도 노드의 수 만큼 영향을 동일하게 분할하여 투영기법과 모멘트를 적용하였다.

표 2. 중심추출과정에 대한 처리시간(k2=1)

Table 2. Processing time and speedup for center detection(k2=1).

unit : second

Operations	Number of Nodes, P			
	1	2	4	8
Projection & Moment (Speedup)	0.596 (1.00)	0.314 (1.90)	0.163 (3.65)	0.084 (7.09)

표에서 보면 해석적 모델에서와는 달리 노드수의 증가에 따라 속도의 증가가 선형적으로 얻어지지 않음을 알 수 있으며 이는 모멘트 처리과정의 통신시간이 모델에 충분히 반영되지 않았고 투영기법을 통하여 얻어지는 표적을 포함하는 최소사각형의 수가 가변적으로 변할 수 있으므로 병렬처리의 성능이 충분히 발휘되지 않은 것으로 보인다.

cooperative network을 이용한 크기 및 회전에 불변인 특징을 추출하는 단계로 구성되는 특징추출과정에 대한 처리시간은 표 3과 같다.

표 3. 특징추출과정에 대한 처리시간(k3=1)
Table 3. Processing time for feature extraction (k3=1).

unit : second

Operations	Number of Nodes, P			
	1	2	4	8
Feature Extraction (Speedup)	0.178 (1.00)	0.090 (1.97)	0.049 (3.63)	0.033 (5.39)

표에서 노드수의 증가에 따라 속도의 증가가 선형적으로 얻어지지 않음을 알 수 있으며 이는 가변적인 경쟁 학습횟수의 통신시간이 세밀하게 모델에 반영되지 못하여 병렬처리의 해석적 성능평가와는 큰 차이를 가진 결과로 사료된다.

한편 16개의 입력층, 40개의 은닉층 및 17개의 출력층 뉴런을 균등하게 노드의 수만큼 회로분할한 backpropagation 알고리즘을 이용한 표적인식과정에 대한 병렬 처리시간은 표 4와 같다.

표 4. Backpropagation 알고리즘에 대한 처리시간(k4=1)
Table 4. Processing time for backpropagation algorithm (k4=1).

unit : second

Operations	Number of Nodes, P			
	1	2	4	8
Backpropagation (Speedup)	0.218 (1.00)	0.110 (1.98)	0.056 (3.89)	0.030 (7.27)

표에서 보면 노드수의 증가에 따라 거의 선형적인 속도의 증가를 얻어 제안된 모델에 따른 해석적 성능평가 결과와 거의 일치함을 알 수 있다.

따라서 각 과정에 대하여 전술한 성능평가방안과 구현 실험결과를 종합하면 전체 자동 표적인식시스템의

로 확장시킬 수 있다. 원하는 처리시간이 0.5초라고 할때 성능평가 모델로부터 얻어진 각 과정에 할당되는 파이프라인의 단수와 폭을 구하여 다중컴퓨터망을 구성하고 실험하여 각 단의 처리시간을 나타낸 것이 표 5이다. 여기서는 각 파이프라인단에서 처리된 영상을 다음 단으로 전송하는 통신시간을 각 단의 처리시간에 포함시켰다. 성능평가 모델에서는 각 단과 단사이의 통신을 포함시키지 않았기 때문에 실험 결과 전체 파이프라인 단 사이에 소요되는 시간만큼 전체 처리시간이 초과되었다. 실험결과 얻어진 처리시간으로부터 병렬 파이프라인 구조로 구현된 자동 표적인식시스템 전체의 속도제고율과 병렬처리효율을 계산하면 각 처리단의 폭은 동일하게 8로 했을 때 다음과 같다.

$$S_{st} = \frac{4.382}{0.581} = 7.545 \tag{32}$$

$$E_{pt} = \frac{7.545}{32} = 0.236 \tag{33}$$

표 5. 전체 자동 표적인식시스템의 처리시간
Table 5. Processing time of overall system for automatic target recognition.

unit : second

Operation	Preprocessing		Feature Extraction	Target Recognition	Total Processing Time (Max. Stage Processing Time)
	S11	S21			
Pipeline Stages			S31	S41	4 stages
Processing Time (p=1)	3.390	0.596	0.178	0.218	4.382 (3.390)
Processing Time (p=8)	0.434	0.084	0.033	0.030	0.581 (0.434)

표 5에서 Sij는 깊이가 j인 i번째 처리 단(stage)을 의미하며, 현재 실험에서는 공간 병렬성만을 파이프라인 구현하여 성능 시험한 것이다. 전체처리 시간 중 전처리과정 즉 소벨연산(S11) 및 중심점 추출(S21) 단계에 소요되는 시간이 전체 파이프라인 시스템의 성능을 결정하는 것을 알 수 있다. 이에 본 실험에서는 전처리과정 S11을 다시 시간적으로 2단으로 분할하여 실험한 결과 0.257이라는 처리시간(p=8)을 얻었다. 이러한 결과로부터 전체 파이프라인의 속도제고율은 시공간적인 병렬성을 적절히 모델링함으로써 향상될 수 있음을 알 수 있다.

따라서 실시간 또는 원하는 시간 Treal 이 주어지면 성능평가 모델을 이용하여 병렬 파이프라인 구조의 깊이와 폭을 구함으로써 최적의 표적인식시스템을 구현할 수 있다. 파이프라인의 깊이를 크게 할수록 단사이의 통신량이 비례하여 증가하며 따라서 전체 처리시간에서 통신시간이 차지하는 비율이 증가하게 되고, 파이프라인의 폭을 크게 할수록 단내의 통신시간이 증가하지만 단사이의 통신량에 비하면 매우 작은 양이므로 단 내에서의 전산처리시간과 단사이의 통신시간이 동일할 비율로 감소하게 된다. 따라서 본 연구에서 제시된 방안을 이용하면 병렬처리효율을 최대로 하면서 실시간 또는 주어진 시간에 자동 표적인식을 수행하는 병렬 파이프라인 구조의 인식시스템을 구현할 수 있다.

V. 결 론

본 연구에서는 자동표적인식시스템의 주요한 처리과정 중 특징 추출과정에 cooperative 신경회로망을 사용하여 위치, 크기 및 회전불변인 특징을 추출하고, 표적 인식에는 역전파 신경회로망을 사용하여 신경회로망 기반 자동 표적 인식 시스템을 제안하고 그의 병렬처리 성능평가 모델을 제시한 후 이를 다중컴퓨터망에 병렬 파이프라인 구현 하였다.

제안한 신경회로망 기반 자동 표적 인식시스템에서는 일단 전처리과정에서 재래의 투영(projection)기법과 모멘트를 이용해 표적의 중심을 구함으로써 위치변화에 불변한 특징 추출이 가능하도록 하였으며, cooperative network 로 회전 및 크기변화에도 불변인 특징을 추출하고 그 미분치도 구한 후, 경쟁학습을 이용하여 미분치 중 대표적인 값들을 선택하여 MLP 신경회로망에 학습시킴으로써 적은 수의 입력뉴런을 가지는 BP를 사용하여 동시에 크기변화나 회전에 불변한 표적 인식이 가능 하도록 하였다. 또한, 이와같이 제안된 신경회로망을 이용한 자동 표적인식 시스템의 각 처리 단계에 대한 효과적인 병렬 파이프라인 구조와 성능 해석 모델을 제시하고 병렬구현하여 실험하였다.

실험결과 $\sigma=0.30$ 의 가우시안 잡음이 첨가된 회전 및 크기변화된 표적영상에 대해서도 100%의 인식율을 보임을 확인 할 수 있었다. 또한, 이를 실시간 병렬구현할 경우 제안된 성능 해석 모델을 이용하여 병렬 파이프라인 구조의 깊이와 폭을 구 할 수 있도록 함으로

써 최적의 자동 표적인식시스템을 구현할 수 있도록 하였다. 8개의 트랜스퓨터를 사용한 다중컴퓨터 시스템에서 45° 회전 및 1.4배까지 확대된 표적들에 대하여 Sp는 약 7.55로서 거의 선형적인 속도 제고율을 얻을 수 있었다.

현재 실현 결과에서 보면 자동 표적인식시스템에서는 신경회로망을 사용한 특징 추출 및 표적 인식등의 본 처리 과정 보다는 재래의 영상처리 방법에 의존하고 있는 전처리 과정에서 더 많은 처리시간이 소요되어 고속처리를 저해하고 있다. 앞으로 이 전처리 과정의 고속화 방안에 대한 연구가 좀 더 추진 되어야 할 것으로 본다.

참 고 문 헌

- [1] J. G. Daugman, "Complete discrete 2-D Gabor transforms by neural networks for images analysis and compression," *IEEE Trans. Acoust., Speech, Signal processing*, vol. 36, no.7, pp. 1169-1179, July 1988.
- [2] M. W. Roth, "Neural networks for extraction of weak targets in high clutter environments," *IEEE Trans. on Systems, Man, and Cybernetics*, vol. 19, no. 5, Oct. 1989.
- [3] Frank W. Adams, Jr., H. T. Nguyen, and Raghu Raghavan, "A parallel network for visual cognition," *IEEE Trans. Neural Networks*, vol.3, no.6, pp. 906-922, Nov. 1992.
- [4] J. G. Daugman, "Relaxation neural network for nonorthogonal image transforms," *IJCNN*, vol. 1, pp. 547-560, July 1988.
- [5] S. Perantonis and P. Lisboa, "Translation, rotation, scale invariant pattern recognition by high order neural networks and moment classifier," *IEEE Trans. Neural Networks*, vol. 3, no. 2, pp. 241-251, Mar. 1992.
- [6] A. Khotanzad and Y. Hong, "Invariant image recognition by Zernike moments," *IEEE Trans. on Pattern Analysis and Machine Intelligence*, vol. 12, no. 5, pp.

- 439-497, May 1990.
- [7] T. L. Hemminger and C. A. Racz, "Using a Hopfield network for rotation and scale independent pattern recognition." ICNN, vol. 5, pp. 3003-3008, June 1994.
- [8] S.Y. Kung and J.N. Hwang, "Parallel Architecture for Artificial Neural Nets." IJCNN, pp. 165-172, Jan. 1988.
- [9] N. Suzumura, et. al., "An Artificial Neural Network Accelerator Using General Purpose 24 Bits Floating Point Digital Signal Processors." IJCNN, pp. 171-175, June 1989.
- [10] Y. Kitamura, et. al., "Neural Network Simulation on a Massively Parallel Cellular Array Processor: AAP-2." IJCNN, pp. 155-161, June 1989.
- [11] N. Petkov, "Systolic Simulation of Multilayer, Feedforward Neural Networks." Parallel Processing in Neural System and Computers." Elsevier Science, pp. 303-306, 1990.
- [12] K. L. Parker, "Parallelized Back-Propagation Training and It's Effectiveness." IJCNN, vol. 2, pp. 179-182, Jan. 1990.
- [13] K. Asakawa, "A Parallel Architecture towards Billion Connection Updates Per Second." IJCNN, v. 2, pp. 47-50, Jan. 1990.
- [14] T. Regier, "Recognizing Image-schemas Using Programmable Networks." Proc. Connectionist Models, Carnegie Mellon Univ., pp. 315-324, 1988.
- [15] R. Port, "Dynamic Speech Categorization with Recurrent Networks." Proc. Connectionist Models, Carnegie Mellon Univ., pp. 398-406, 1988.
- [16] Y. Akiyama, "Combinatorial Optimization with Gaussian Machines." IJCNN, vol. 1, pp. 533-540, June 1989.
- [17] A. P. Dhawan and T. Dufresne, "Low-level Image Processing and Edge Enhancement Using a Self Organizing Neural Network." IJCNN, vol. 1, pp. 503-510, 1990.

— 저 자 소 개 —



全俊亨(正會員)

1964년 5월생. 1990년 2월 경북대학교 전자공학과 졸업(공학사). 1992년 2월 경북대학교 전자공학과 석사과정 졸업(공학석사). 1994년 ~ 1996년 2월 현재 경북대학교 전자공학과 박사과정.

주관심분야는 병렬처리, 패턴인식 및 신경회로망 등임



金星玩(正會員)

1965년 7월생. 1989년 2월 경북대학교 전자공학과 졸업(공학사). 1993년 2월 경북대학교 전자공학과 석사과정 졸업(공학석사). 1993년 ~ 1996년 2월 현재 경북대학교 전자공학과 박사과정.

주관심분야는 병렬처리, 신경회로망 등임



金鎮浩(正會員)

1960년 6월생. 1985년 2월 경북대학교 전자공학과 졸업(공학사). 1988년 2월 경북대학교 전자공학과 석사과정 졸업(공학석사). 1992년 2월 경북산업대학교 전자공학과 박사과정 졸업(공학박사).

1992년 ~ 1996년 2월 현재 경북대학교 전자공학과 조교수. 주관심분야는 문자인식, 병렬처리 및 신경회로망 등임

崔興文(正會員) 第30卷B編第5號 參照