

論文 96-33A-12-10

# 자체적으로 진공을 갖는 수평형 전계 방출 트라이오드 (A Novel In-situ Vacuum Encapsulated Lateral Field Emitter Triode)

林 茂 燮 \*, 朴 喆 民 \*, 韓 民 九 \*, 崔 然 益 \* \*

(Moo-Sup Lim, Cheol-Min Park, Min-Koo Han, and Yearn-Ik Choi)

## 요 약

본 논문은 현재까지의 전계 방출 소자의 문제점인 진공 문제와 높은 문턱 전압 문제를 동시에 해결하기 위하여 공정 중에 자체적으로 진공 환경을 가지면서 낮은 문턱 전압을 갖는 새로운 구조의 수평형 전계 방출 트라이오드를 제안하고 제작하였다.

제작된 소자는 약 7 V 의 낮은 문턱 전압과 애노드와 캐소드 간의 전압이 30 V 일 때 약  $2\mu\text{A}/\text{tip}$  의 안정된 전류 밀도를 나타내었으며, 애노드와 캐소드 간의 전압이 22V 일 때 약  $1.7\mu\text{S}$  로 매우 큰 트랜스컨덕턴스를 보였다. 제작된 새로운 전계 방출 트라이오드의 우수한 특성은 제안한 새로운 공정 방법 및 구조를 통해 애노드와 캐소드, 팁과 게이트의 거리를 모두  $1\mu\text{m}$  이하로 매우 가깝게 만들 수 있다는 점과 연필 모양의 팁으로 만들어 진다는 점에 기인한다.

## Abstract

A novel lateral field emitter triode has been designed and fabricated. It has self-vacuum environments and low turn-on voltage, so that the chief problems of previous field emission devices such as additional vacuum sealing process and high turn-on voltage are settled. An in-situ vacuum encapsulation employing recessed cavities by isotropic RIE (Reactive Ion Etch) method and an electron beam evaporated molybdenum vacuum seals are implemented to fabricate the new field emitter triode.

The device exhibits low turn-on voltage of 7V, stable current density of  $2\mu\text{A}/\text{tip}$  at  $V_{AC} = 30\text{V}$ , and high transconductance ( $g_m$ ) of  $1.7\mu\text{S}$  at  $V_{AC} = 22\text{V}$ . The superb device characteristics are probably due to sub-micron dimension device structure and the pencil type lateral cathode tip employing upper and lower LOCOS oxidation.

## I. 서 론

최근 많은 관심이 집중되고 있는 진공 마이크로-일렉트로닉스(vacuum micro-electronics)는 디스플레이, 고주파 증폭 소자, 이온 빔 소스 등의 응용면에서

매우 유망한 분야로 활발한 연구가 진행되어 왔다<sup>1,11</sup>. 그 결과로 현재의 전계 방출 소자는 과거 진공 소자의 특성을 갖는 동시에 그 소자들의 문제점 (열 전자 방출에 의한 큰 전력소모, 소형화의 어려움 등) 을 해결할 수 있었다.

그러나, 현재 진공 전계 방출 소자가 갖고 있는 문제 중 가장 큰 문제는 진공 문제로 기존의 전계 방출 소자는 소자 제작 후 진공 챔버 내에서 측정하였으나, 실질적으로 소자로 사용되기 위해서는 별도로 진공 환경을 만들기 위한 밀봉(encapsulation) 공정을 반드시 수행하여야 한다<sup>12</sup>. 효과적인 전계 방출을 위해서는

\* 正會員, 서울大學校 電氣工學部  
(School of Elec. Engineering, Seoul Nat'l Univ.)

\*\* 正會員, 亞洲大學校 電氣電子工學部  
(School of Electrical Engineering, Ajou Univ.)

接受日字: 1996年10月2日, 수정완료일: 1996年12月2日

$1 \times 10^{-7}$  Torr 이하의 진공도가 필요하며<sup>13)</sup>, 이 수준의 진공도 유지를 위한 밀봉 공정은 양산 측면에서 매우 큰 문제로 대두되고 있다.

현재까지의 전계 방출 소자의 구조는 대부분이 수직형으로, 수직형 구조는 애노드와 캐소드 사이의 간격을 줄이기가 용이하지 않아 대부분 수십 볼트 이상의 큰 문턱 전압을 갖고, 이는 증폭 소자로 응용할 때 큰 문제가 된다<sup>14)</sup>. 반면에 수평형 구조도 연구되고 있는데<sup>15) 16) 17)</sup> 지금까지의 구조는 애노드와 캐소드 간의 거리를 매우 가깝게는 할 수 있으나 효율적인 게이트의 삽입이 매우 어려운 문제점이 있어 효율적인 삼단 소자를 만들기가 용이하지 않았다.

본 논문에서는 이러한 문제를 해결하기 위해 금속 게이트를 형성하는 진공 증기 증착 공정(evaporation) 중에 자체적으로 진공 환경을 형성시켜 별도의 밀봉 공정이 필요 없고, 애노드와 캐소드의 거리를 좁혀 낮은 문턱 전압을 갖는 구조의 수평형 전계 방출 트라이오드를 설계하고 제작하였다.

## II. 소자의 구조 및 제작

제안된 소자의 구조와 제작 과정이 그림 1에 나타나 있다. 이 구조의 가장 큰 특징은 팁을 절연막 밑에 숨어 있는 형태(그림 1(d)-1)로 만든 후 전자-빔 진공 증기 증착(e beam evaporator)을 이용해 금속을 증착하면 절연막 밑의 폴리실리콘 팁이 숨어 있으므로 생기는 빈 공간이 진공 증기 증착의 나쁜 스텝 커버리지(step coverage) 때문에 금속이 채워지지 않아 빈 공간으로 남고, 이 빈 공간(미세 공간 (Micro Cavity))의 압력이 금속 증착 때의 진공도가 된다는 것이다. 또 효과적인 게이트 역할을 할 수 있도록 절연막의 패터닝을 그림 1(b)-1과 같이 한다면 증착된 금속의 일부가 게이트의 역할을 할 수 있다는 데 있다. 따라서 제안한 소자에서 금속의 역할은 공정 중 진공 환경을 만들어 주는 동시에 소자의 게이트를 형성하는 것이다.

소자의 제작은 먼저 실리콘 기판 위에 LPCVD(Low Pressure Chemical Vapor Deposition)를 이용하여 5000 Å 두께의 질화막을 증착하고, TEOS(Tetra Ethyl-Ortho-Silicate) 소스를 이용하여 500 Å 두께의 산화막을 증착한 후, LPCVD를 이용하여 1000 Å 두께의 비정질 실리콘을 증착한다. 이후 950 °C에서

비정질 실리콘을  $\text{POCl}_3$  소스를 이용하여 도핑한다. 이때 비정질 실리콘은 N로 도핑되는 동시에 폴리실리콘으로 변하게 된다. 계속해서 TEOS 소스를 이용한 500 Å 두께의 산화막, LPCVD를 이용한 5000 Å 두께의 질화막, TEOS 소스를 이용한 3000 Å 두께의 산화막을 증착한다.(그림 1(a)). 이제 그림 1(a)와 같이 증착된 기판에 E-beam 감광 리소그래피를 이용해 그림 1 (b)-1과 같이 패턴을 형성한 후, RIE(Reactive Ion Etch)를 이용하여 위의 층부터, 3000 Å 두께의 산화막, 5000 Å 두께의 질화막, 500 Å 두께의 산화막, 1000 Å 두께의 폴리실리콘, 500 Å 두께의 산화막을 차례대로 비등방성 식각을 수행한다. 여기서  $\text{SF}_6$  가스를 이용한 등방성 활성이온 식각을 이용하여 N-폴리실리콘 층을 그림 1 (b)-2 에서와 같이 상부와 하부의 절연막 보다 0.4  $\mu\text{m}$  만큼 더 안쪽으로 식각하여 미세 공간 (Micro Cavity)을 확보한다. 이후에 1000 °C에서 120 분 동안 전식 산화를 수행하면 그림 1 (b)-1에서 처럼 연결되어 있는 캐소드와 애노드는 산화 공정 중에 폴리실리콘의 일부가 점차로 산화막으로 변화하고 결국 분리되어 그림 1(c)-1에 도시되어 있는 구조가 형성되게 한다. 산화 공정에서 주목하여야 할 것은 폴리실리콘의 상부와 하부에 이미 존재하는 산화막의 도움을 폴리실리콘과 각 산화막의 경계로 산화가 빠르게 진행됨으로 인해 캐소드 전극의 형상이 일반적으로 수평형 전계 방출 소자 구조에서 제작되는 췌기 모양의 팁이 아닌 연필 모양의 팁이 형성되게 된다는 것이다(그림 1(d)-1). 본 논문에서 제안 되고 제작된 연필 모양의 팁의 형상은 팁 주위의 전계 집중을 췌기 모양의 경우보다 더 크게 유도 함으로서 같은 전압에서 더 큰 전계 방출이 일어난다. 이 산화 공정에서 캐소드와 애노드의 거리가 결정되는데, 그림 1 (b)-1의 상부 절연막이 연결되어 있는 길이(그림 1 (b)-1에서의 A부분)와 산화 시간 및 산화 온도가 주 변수이다. 제작된 소자의 이 연결 부분의 길이는 0.8  $\mu\text{m}$ 로 설계하였고 1000 °C에서 120 분 산화 공정을 수행했으므로 캐소드와 애노드의 거리는 약 1.2  $\mu\text{m}$ 로 추정된다.

BOE (Buffered Oxide Etchant) 식각액으로 앞서 형성된 열산화막을 제거하면 애노드와 캐소드가 완전히 분리되며 그 사이에 미세 공간이 형성된다(그림 1 (d)-1). 이때 캐소드는 그림 1 (d)-3에서와 같이 공중에 떠 있는 형태로 계면에서 발생할 수 있는 누설의 가능성을 줄여준다.




그림 1. 전계 방출 트라이오드의 공정 순서도

Fig. 1. A schematic diagram of the fabrication process for the proposed device.

이제 전자-빔 진공 증기 증착(e-beam evaporator)을 이용해 폴리브덴을 증착하면 진공 증기 증착의 나쁜 스텝 커버리지 때문에 그림 1 (e)-2와 같은 형태로 증착되어 미세공간이 형성되고, 이 미세 공간의 압력은 증착 때의 압력과 같음을 기대할 수 있다. 증착 때의 베이스 압력이  $1 \times 10^{-7}$  Torr였으며 이 압력은 전계 방출 환경에 충분한 압력이다.

보호막으로 산화막을 증착한 후 포토리소그래피를 이용해 애노드와 캐소드, 게이트의 전극을 형성한다.




그림 2. 전계 방출 트라이오드의 개념도

Fig. 2. A schematic diagram of the proposed device.

최종적으로 완성된 구조인 그림 1 (e)-1의 수평 단면도가 그림 2에 나타나 있으며 이를 이용해 제안한 소자의 기본적인 동작 원리를 설명할 수 있다. 위 부분의 폴리실리콘이 애노드이고 식각과 산화 공정을 통해 만들어진 아래 부분의 폴리실리콘이 팁을 포함한 캐소드이다. 또 금속 증착때 증착된 금속의 일부가 게이트로 작용한다. 애노드에 양의 전압이 걸리면 팁 주위의 전계가 집중되며, 이 전계가 특정 전계 이상이 되면 Fowler-Nordheim 터널링에 의해 전자가 방출되어 전류가 흐르게 된다<sup>[11][8]</sup>. 이때 게이트에 양 또는 음의 전압을 인가함으로써 애노드 전류의 변조가 가능하다. 게이트의 전압이 양일 때는 팁 주위의 전계를 더욱 높여 전자 방출이 더 빨리 일어나며 같은 애노드 전압에서 전류의 증대를 유발한다. 반대로 게이트의 전압이 음일 때는 반대 현상으로 애노드의 전류가 감소하게 된다.

그림 3은 그림 1 (b)-3에 대응 되는 SEM 이미지가이다. 그림의 구조물에서 바닥 부분이 폴리실리콘으로 절연막 밑에 숨겨져 있어, 미세 공간이 확보되어 있음을 볼 수 있다.

그림 4는 그림 1 (e)-2에 대응 되는 SEM 이미지가이다. 그림에서 게이트 역할을 하는 폴리브덴 금속과 팁인 폴리실리콘 사이의 거리는 약  $1 \mu\text{m}$ 이며, 미세 공간이 성공적으로 형성되어 있는 것을 확인 할 수 있다.




그림 3. 그림 1 (b)-3에 대응되는 전자 현미경 사진  
Fig. 3. SEM image corresponding to Fig. 1 (b)-3.




그림 4. 그림 1 (e) 2에 대응되는 전자 현미경 사진  
Fig. 4. SEM image corresponding to Fig. 1 (e)-2.

### III. 제작된 소자의 특성 및 검토

앞서 설명된 방법으로 제작된 소자의 특성을 별도의 진공 환경에서가 아닌 대기압하에서 반도체 파라미터 측정기로 널리 사용되는 HP4145B를 이용해 측정하였다.

소자의 전계 방출이 성공적으로 되는가를 검토하기

위해 게이트의 전압을 0 V로 고정시키고 팁이 100개 인 소자의 애노드와 캐소드간의 전압에 따른 애노드 전류를 측정하였다. 측정값은 그림 5에 나타나 있으며 그림 5의 작은 그래프에서 보면 문턱 전압이 약 7 V 정도임을 알 수 있다. 7 V 정도의 문턱 전압은 기존의 수직형과 수평형 전계 방출 소자의 문턱 전압에 비해 매우 작으며, 기존의 반도체 소자와도 견줄 만큼 작은 값이다. 기존의 전계 방출 소자가 큰 문턱 전압을 가져 증폭 소자로서 부적합하였으며<sup>14)</sup> 제안한 소자는 이러한 문제점을 해결했다고 할 수 있다. 이렇게 작은 문턱 전압은 제안한 구조가 애노드와 캐소드 사이의 거리를 매우 가깝게 만들 수 있다는 점에 기인한다. 제작된 소자의 애노드와 캐소드 간의 거리는 약 1.2  $\mu\text{m}$  정도로 추측되며 그림 1 (b)-1의 접합 부분의 길이(A)를 줄이면 더 작은 거리를 얻어 5V 이하의 문턱 전압도 가능하다. 실제로 2극 실리콘 팁 구조로써 0.92  $\mu\text{m}$ 의 애노드와 캐소드 간격으로 4 V의 문턱 전압을 가진 소자의 제작이 있었으나, 이 소자는 애노드와 캐소드의 간격을 유지한 채 게이트를 삽입하기가 매우 어려운 구조이다<sup>19)</sup>.




그림 5. 게이트 전압이 0 V 일 때 제작된 소자의 상압 하에서 작은 전압 영역과 큰 전압 영역에서의 2극 특성

Fig. 5. The anode current-voltage curve of the fabricated device at small and large anode to cathode voltage bias under atmospheric pressure at  $V_{GC} = 0V$ .

제작된 소자의 전류 밀도는 그림 5의 큰 그래프에서

보듯 애노드와 캐소드 간의 전압이 30 V일 때 약 200  $\mu\text{A}$ 의 애노드 전류를 보였으며, 이는 약 2  $\mu\text{A}/\text{tip}$ 의 비교적 높은 전류 밀도를 나타낸다.

앞의 애노드 전류가 전계 방출 전류임을 확인하기 위해 그림 5의 데이터로 Fowler-Nordheim 그래프를 그려 보았다. 그림 6에서 보듯이 거의 직선을 나타냈고 이는 애노드 전류가 전계 방출 전류임을 잘 증명해 주고 있다.




그림 6. 그림 5의 Fowler-Nordheim 그래프  
Fig 6. The corresponding Fowler-Nordheim plot to Fig. 5.

증착하면서 미세 공간을 진공으로 만들어 주는 금속 이 의도대로 게이트의 역할을 하는지를 확인하기 위하여 게이트의 전압을 함수로 애노드와 캐소드 간의 전압에 따른 애노드 전류를 측정하였다. 그림 7에서 볼 수 있듯이 게이트 전압의 증가에 따라 애노드 전류가 증가하는 트라이오드 특성을 잘 보여주고 있다. 이는 게이트의 전압이 증가하면 폴리실리콘 팁 주변의 전위가 증가함과 동시에 그 주위의 전계가 증가해 전계 방출 전류가 증가하기 때문이다. 그림에서 보면 애노드와 캐소드 간의 전압이 22V 일 때 1.7  $\mu\text{S}$ 로 매우 큰 트랜스컨덕턴스(trans conductance)를 보였다. 제안한 소자의 구조에서 게이트와 팁의 거리가 약 1  $\mu\text{m}$ 로 짧아 게이트의 전압이 애노드 전류에 큰 영향을 미치므로 큰 트랜스컨덕턴스를 갖는다고 생각할 수 있다. 따라서 제작된 소자는 애노드와 캐소드 간의 거리가 짧아 낮은 문턱 전압을 갖는 동시에 게이트와 팁의 거리 역시 짧아 큰 트랜스컨덕턴스를 가짐으로써 진공

소자 고유의 고주파 특성과 어우러져 고주파 증폭기로써 매우 적합함을 알 수 있다.




그림 7. 제작된 소자의 게이트 전압 변화에 따른 트라이오드 특성

Fig. 7. The anode current-voltage characteristics as a function of gate voltages.




그림 8. 게이트 전압이 0 V, 애노드와 캐소드 간의 전압이 25 V 일 때 시간에 따른 전계 방출 전류  
Fig. 8. The emission current versus time of the fabricated device at  $V_{GC} = 0V$ , and  $V_{AC} = 25V$ .

가장 큰 관심이라 할 수 있는 진공이 성공적으로 만들어졌으며 또 유지할 것인가를 확인하기 위해 시간에 따른 애노드 전류를 측정하였다. 진공이 만들어지지 않았다면 높은 진공도에 의해 애노드 전류가 급격히 감소할 것이지만<sup>[2]</sup> 그림 8을 보면, 게이트 전압이 0 V,

애노드와 캐소드 간의 전압이 25 V 일 때 제작된 소자는 측정 5분 이후에 안정된 전류를 보였다. 따라서 제안한 구조를 통해 진공 환경이 성공적으로 만들어졌음을 알 수 있다.

#### IV. 결 론

현재까지의 전계 방출 소자가 갖는 문제점인 진공 분해와 큰 문턱 전압 문제를 동시에 해결할 수 있는 새로운 구조의 수평형 전계 방출 트라이오드를 제안하고 성공적으로 제작하였다.

제안한 구조는 일반적인 반도체 공정으로 매우 간단하게 제작이 가능하며, 공정 중 진공 환경을 만들어 줌으로써 별도의 진공 환경이나 밀봉 공정 없이 대기압 하에서 동작할 수 있었다.

제작된 소자의 문턱 전압은 약 7 V로 매우 낮았으며, 애노드와 캐소드 간의 전압이 22 V일 때  $1.7 \mu S$ 의 매우 큰 트랜스컨덕턴스를 보였다. 이는 제안한 구조가 애노드와 캐소드의 거리, 팁과 게이트의 거리를 매우 가깝게 만들 수 있는 점에 기인한다. 따라서, 진공 소자의 탁월한 고주파 특성을 고려 했을 때 제작된 소자는 고주파 증폭 소자로써 뿐만 아니라 다른 응용면으로도 매우 유망하다고 할 수 있다.

#### 참 고 문 헌

- [1] I. Brodie and P. R. Schwoebel, "Vacuum Microelectronic Devices," *Proceedings of the IEEE*, Vol. 82, No. 7, pp. 1006-1034, July 1994.
- [2] H. H. Busta, J. E. Pogemiller, and B. J. Zimmerman, "Design of High vacuum Test Station for Rapid Evaluation of Vacuum Microelectronics Devices," *IEEE Trans. Electron Devices*, Vol. 38, No. 10, pp. 2350-2354, 1991.
- [3] C. A. Spindt, C. E. Holland, A. Rosenberg, and I. Brodie, "Field-Emitter Arrays for Vacuum Microelectronics," *IEEE Trans. Electron Devices*, Vol. 38, No. 10, pp. 2355-2363, 1991.
- [4] C. A. Spint, C. E. Holland, P. R. Schwoebel, and I. Brodie, "Field-Emitter Array Development for Microwave Applications,"

- IEDM-95*, pp. 389-392, 1995.
- [5] H. H. Busta, J. E. Pogemiller, and M. F. Roth, "Lateral Miniaturized Vacuum Devices," *IEDM-89*, pp. 533-536, 1989.
- [6] S. Kanemura and J. Itoh, "Fabrication and Characterization of Lateral Field-Emitter Triodes," *IEEE Trans. Electron Devices*, Vol. 38, No. 10 pp. 2334-2336, 1991.
- [7] Y. Gotoh, T. Ohtake, N. Fujita, K. Tsuji, and J. Ishikawa, "Fabrication of lateral-type thin -film edge emitters by focused ion beam technique," *J. Vac. Sci. Technol. B* 13(2), Mar/Apr pp. 465-468, 1995.
- [8] R. H. Fowler and L. W. Nordheim, "Electron emission in intense fields," *Proc. R. Soc. London*, Vol. A 119, pp. 173, 1928.
- [9] Charlse E. Hunt, Johann T. Trujillo, and William J.Orvis, Structure and Electrical "Characteristics of Silicon Field-Emission Microelectronic Devices," *IEEE Trans. Electron Devices*, Vol. 38, No. 10 pp. 2309-2313, 1991.

---

 저 자 소 개
 

---



林茂燮(正會員)  
1971년 8월 20일생. 1995년 한양대  
학교 전기공학과 졸업. 1995년 3월  
~ 현재 서울대학교 대학원 전기공  
학부 석사과정 재학 중

朴喆民(正會員) 第 33卷 A編 7號 參照  
현재 서울대학교 전기공학부 박사  
과정

韓民九(正會員) 第 33卷 A編 第 7號 參照  
현재 서울대학교 전기공학부 교수

崔然益(正會員) 第 31卷 A編 第 1號 參照  
현재 이주대학교 전기전자공학부  
교수