

論文96-33A-11-3

직접확산 DQPSK 변조방식을 이용한 고속 무선모뎀의 개발에 관한 연구

(A Study on the Development of High-Speed Wireless Modem Using DS/SS DQPSK Modulation)

吳 政 憲 * , 金 鎮 旭 * , 金 基 斗 * , 張 壽 泳 * *

(Jung-Hun OH, Jin-Wook Kim, Ki-Doo Kim, and Soo-Young Chang)

요 약

대역확산 통신방식은 다중경로에 의한 간섭과 의도적인 방해신호에 대하여 우수한 성능을 가지고 있다. 본 논문은 PC 간에 전송되는 데이터를 대역확산 방식의 일종인 DS/SS(Direct Sequence/Spread Spectrum) 방법과 DQPSK 변조방식을 이용하여 900 MHz의 무선 주파수대역에서 데이터 송수신을 위한 무선모뎀의 하드웨어 구현에 대하여 논한다. 본 시스템은 확산코드의 칩 전송율을 4 Mcps, 칩의 갯수(chips/symbol)를 64개로 설정하여 62.5 Ksps의 심볼전송 속도를 갖는다. 송신단 및 수신단에서의 기저대역 신호처리부는 모두 디지털로 구현하였다. 수신단의 경우 각각 ADC를 거친 I, Q 신호는 Downconverter에서 확산된 신호의 형태로 복조가 이루어지고, 대역 역확산을 위하여 디지털 정합필터를 사용한다.

본 논문의 주된 기여는 대역확산 및 DQPSK 변조방식에 사용된 모든 신호처리를 디지털 방식으로 처리한 송수신단의 개발이다. 제작된 시스템의 우수한 성능을 확인하기 위하여 DS/SS 방식을 이용한 모뎀과 대역확산을 거치지 않은 협대역 방식에 백색 가우시안 잡음을 혼입시켜 두 방식에 대한 BER 측정값을 비교하였다. 또한 대역확산 방식을 이용하는 경우에 재밍신호의 혼입에 대하여 제작된 무선모뎀의 에러확률이 이론적으로 계산한 에러확률과 거의 유사함을 입증하였다.

Abstract

Spread spectrum method guarantees good performance in digital communication system under multi-path interference and jamming signals. The purpose of this paper is to develop the wireless modem using DS/SS technique. The transceiver consists of a spread spectrum DQPSK transmitter and a matching receiver. The system operates with the chipping rate set to 4 Mcps and the number of chips/symbol at 64, making the data rate 62.5 Kbps using QPSK modulation. The receiver section uses a digital matched filter for fast acquisition of burst signals and uses the digital downconverter for a IF demodulation. The proposed DS/SS system is evaluated by comparing the BER of proposed system with that of narrow band system under various additive white Gaussian noises. It is shown that the proposed system has better performance than narrow band system. When jamming signal is added to the suggested DS/SS system, we also show that the experimental performance (BER) of the suggested wireless modem is almost same as theoretical performance.

* 正會員, 國民大學校 電子工學科
(Dept. of Elec. Eng., Kook-Min University)

** 正會員, 水原大學校 電子工學科
(Dept. of Elec. Eng., University of Suwon)

※ 이 논문은 1994년도 한국학술진흥재단의 공모과제
연구비에 의하여 연구되었음

接受日字: 1996年6月25日, 수정완료일: 1996年10月30日

I. 서론

최근 회로 및 부품기술의 발달과 허가 없이 사용할 수 있는 주파수 대역의 가용성 그리고 휴대용 컴퓨터로 통신을 하고자 하는 욕구로 말미암아 무선 모뎀에 대한 관심이 늘어나고 이에 따라 많은 무선모뎀 제품들이 개발되고 있다.

무선모뎀은 데이터 전송을 무선화 함으로써 유선모뎀에 비하여 전송부에 소요되는 하드웨어가 복잡하여 초기 설치비용이 많이 소요되고 전송속도에서도 유선모뎀에 비해 떨어지는 단점이 있으나, 데이터 전송시 오차가 적을 뿐만 아니라 시스템 구성이 용이하고 운영환경을 유연하게 변경할 수 있으며 유지비용이 저렴한 장점이 있다.

무선모뎀의 개발에 있어서 가장 중요한 점은 가능한 저렴한 가격으로 효율적인 무선 전송부를 구현하는 것이라 할 수 있다. 기존의 무선모뎀에서 사용되고 있는 무선 전송 매체로는 레이저, LED(Light Emitting Diode), RF, 마이크로웨이브가 존재한다. 이 중에서 적외선 및 LED를 이용하는 방식은 빛의 직진성이 요구되기 때문에 개발된 사무실 환경이나 광학적으로 투명한 유리로 구성된 환경에서 효과적이다. 반면 마이크로웨이브를 사용하는 경우는 넓은 주파수 대역폭을 사용할 수 있어 데이터 전송율이 10 Mbps에 이를 수 있다. 그러나 이러한 방식을 사용하는 경우 다중 경로 페이딩이 발생하여 수신기에서는 경로에 따라 달라진 전송신호들을 복합적으로 수신하여 전송에러를 유발하는 단점이 있다. 그러므로 이와같은 문제를 해결하기 위한 방법으로 최근 대역확산 통신방식이 각광받고 있다.

본 논문에서는 다중경로 페이딩에 의한 오차율을 최소로 낮출 수 있고 보안성도 유지할 수 있도록 4 Mcps의 칩 전송율(chipping rate)을 가진 직접확산 변조방식과 디지털 정합필터(digital matched filter)를 이용한 복조방식을 적용하여 무선모뎀을 구현하고자 한다. 대역확산 방식에서는 확산에 의하여 신호의 전력이 넓은 대역에 확산되므로 신호전력 밀도가 매우 낮게 된다. 일정한 신호레벨에 대한 제한 규칙만 준수한다면 전파사용허가를 받지 않고 누구나 사용할 수 있는 대역이 FCC에 의하여 ISM(Industrial Scientific and Medical) 밴드로 할당되어 있으므로 본 논문에서는 900 MHz 대역을 사용하는 무선모뎀에 대하여 논한다.

본 논문을 통하여 개발된 대역확산 방식을 이용한 무선모뎀은 케이블이 없는 이점을 살려 창고내의 folk-lift, AGV(Automated Guided Vehicle) 등의 이동체에 데이터를 보내거나, layout을 빈번히 하는 공장내의 정보단말기나 robot에게 데이터를 전송하는 경우에도 효과적이므로 FA에 큰 성과가 기대된다. 뿐만 아니라 주유소나 큰 식당 등에서의 무선 POS(Point On Sale) 시스템, 무선 card reader 등에 응용되며, 더욱이 PC 간의 무선 LAN 구축으로 OA에도 혁신을 가져올 것이다.

본 논문은 II장에서 무선모뎀을 구성하는 각 블럭들에 대한 기능 및 동작원리, 블럭의 구현 방법에 대해 구체적으로 제시하고, III장에서는 구성된 무선모뎀의 송수신부 간에 데이터 전송실험을 통해 성능을 검증한다. 마지막으로 IV장에서는 결론 및 응용방향에 대하여 기술한다.

II. 무선모뎀의 구성도

그림 1은 대역확산 방식을 이용한 무선모뎀의 세부 구성도를 보여준다. 본 무선모뎀의 송신부는 데이터 인터페이스 처리부, 채널 인코더(channel encoder), 대역 확산기, QPSK 변조기, 직교(quadrature) RF 변조기 등의 5개 부분으로 구성되고, 수신부는 5개의 부분 즉 직교 RF 복조기, downconverter/carrier tracker, 대역 역확산기, DQPSK (Differential QPSK) 복조기, 그리고 Viterbi 디코더로 구성된다^[1,2,3].




그림 1. 대역확산 방식의 무선모뎀의 블럭도
Fig. 1. Block diagram of wireless modem using a spread spectrum technique.

무선모뎀의 각 블럭들에 대한 기능 및 구조는 다음과 같다.

1. 데이터 인터페이스 처리부

PC와의 데이터 인터페이스 처리부는 Intel 8751 마이크로프로세서와 FIFO (First In First Out) 칩 사이의 인터페이스, FIFO 칩과 채널 인코더와의 인터페이스로 구성된다. 마이크로프로세서와 FIFO 칩 사이의 인터페이스는 PC의 RS-232C를 통하여 마이크로프로세서의 직렬포트로 입력된 57.6 Kbps 비동기식 데이터를 데이터 버스를 통하여 병렬 FIFO 칩에 저장한다¹⁴⁾. 이때 FIFO 칩에서 발생하는 FI(Full Interrupt), EI(Empty Interrupt)에 의해 마이크로프로세서는 FIFO 칩을 제어한다. 사용된 병렬 FIFO 칩은 1536개의 바이트 단위의 메모리 크기로 구성된다. 따라서 병렬 FIFO 칩의 1536개의 메모리 영역보다 많은 데이터를 전송할 경우, 마이크로프로세서는 병렬 FIFO 칩의 FI 발생 이후의 데이터는 1536개 단위로 외부 RAM에 저장하고, EI 발생후에는 외부 RAM의 데이터를 FIFO 칩에 저장한다¹⁵⁾.

FIFO 칩과 채널 인코더와의 인터페이스는 병렬-직렬 변환기를 통하여 이루어지며, 채널 인코더 블록에서 발생하는 Read 카운터 값에 의해 FIFO 칩의 병렬 데이터를 Convolutional 인코딩을 위한 직렬 데이터로 변환한다. 그림 2는 PC와의 데이터 인터페이스 처리에 대한 블록도를 나타낸다.




그림 2. 데이터 인터페이스 처리부
Fig. 2. Data interface processing unit.

2. 채널 인코더

채널 인코더는 수신 오류를 검출 및 수정할 수 있도록 하기위해 사용되며, differential 인코더와 제한길이 (constraint length)가 m=7인 convolutional 인코더로 구성된다. 본 논문에서는 미국 Stanford Telecom사의 STEL-2030 코더를 사용하였다. STEL-2030은

convolutional 인코더와 Viterbi 디코더를 각각 독립된 클럭으로 사용할 수 있도록 설계되어 있다. 즉 convolutional 인코딩 뿐만 아니라 convolutional 인코딩된 데이터를 독립적으로 수신단에서 Viterbi 알고리즘에 의하여 디코딩할 수 있도록 설계되어 있다¹⁶⁾.

Convolutional 인코더를 표시하기 위하여 결합벡터 (connection vector) G_i 를 사용하며, m 단 쉬프트 레지스터와 i 번째 modulo-2 가산기 간의 결합상태를 나타낸다.

$$G_i = (g_{i1} g_{i2} \dots g_{im}), \quad i = 1, 2, \dots, N \quad (1)$$

여기서 성분 g_{ij} 는 i 번째 modulo-2 가산기가 j 번째 쉬프트 레지스터와 연결되면 1, 그렇지 못하면 0이 된다. 본 논문에서 사용한 전송율이 r=1/2인 convolutional 인코더의 결합벡터는 식(2)와 같으며 그림 3에 보인 바와 같이 7단(m=7) 쉬프트 레지스터와 2개의 modulo-2 가산기로 이루어져 있다¹⁷⁾.

$$G_1 = (1111001_B) = 121_D = 171_8 \quad (2a)$$

$$G_2 = (1011011_B) = 91_D = 133_8 \quad (2b)$$




그림 3. Convolutional 인코더의 블록도
Fig. 3. Block diagram of convolutional encoder.

Convolutional 인코딩된 데이터 심볼(I, Q)은 2 비트 가산기를 사용하여 차동(differential) 인코딩시켜 송신한다. 이와같이 차동 인코딩 과정을 거쳐 위상변조를 시킬 경우 수신단에서 차동 위상 검파방식을 이용하여 데이터를 복원할 수 있다. 차동 PSK 변복조 방식을 적용할 경우 채널 통과시 위상 변화로 인한 수신단에서의 신호레벨 역전 현상을 방지할 수 있으며 동기 오류를 줄일 수 있다. 또한 동기 검파용 기준 반송파가 필요치 않으므로 회로가 더 간단해 진다¹⁸⁾. Differential 인코더는 그림 4에 보는 바와 같이 k번째 입력되는 I, Q 값과 이전의 신호 k-1번째에서 출력된 I, Q 값에 의해 k번째 I, Q 값을 출력시킨다.




그림 4. 차동 인코더
Fig. 4. Differential encoder.

3. 대역 확산기

인코딩된 심볼들은 확산코드와 논리연산 EX-OR를 거쳐 대역확산 전송된다. 대역확산 기능을 위해 STEL-1032 PN 코드 발생기 칩을 사용하였으며, 수신단에서 사용한 디지털 정합 필터가 64 주기의 확산 코드를 추적(tracking)하기 때문에 송신단에서는 주기가 63개인 PN 코드에 “0”을 삽입한 64 주기의 확산 코드를 사용한다. 그림 5는 PN 코드 발생기의 레지스터 블록도를 보여준다^[9].




그림 5. PN 코드 발생기의 레지스터 블록도
Fig. 5. Register block diagram of PN code generator.

본 논문에서 무선모뎀 간의 양방향 대역확산을 위해 사용된 2개의 PN 코드 발생기에 해당하는 다항식은 각각 식 (3)과 식 (4)로 표현된다.

$$G_1 = 1 + x^2 + x^3 + x^5 + x^6 \quad (3)$$

$$G_2 = 1 + x + x^2 + x^5 + x^6 \quad (4)$$

위와 같은 다항식의 PN 코드를 생성하기 위해, PN 코드 발생기의 INIT 레지스터와 MASK 레지스터를 사용한다. INIT 레지스터는 쉬프트 레지스터의 초기값을 지정해 주고, MASK 레지스터는 PN 코드 발생 다항식의 해당 텀의 가용성 여부를 나타낸다. INIT 레지

스터의 경우 비트 0에서 비트 5까지 초기값으로 로직 “111110”을 설정하였으며, MASK 레지스터의 경우 식 (3)과 식 (4)에 상응하도록 2,3,5,6 번째와 1,2,5,6 번째 레지스터를 로직 “1”로 한다^[10].

PN 코드 발생기에서 발생되는 63주기의 PN 코드에 0을 삽입한 64 주기의 확산코드를 생성하기 위해 COUNT 레지스터를 사용하였다. COUNT 레지스터는 PN 코드가 생성될 때 마다 카운트되고 64번째 비트 “0”이 발생되면 PN 코드 발생기는 INIT 및 MASK 레지스터의 값을 가지고 PN 코드를 다시 생성하도록 하였다. 이러한 과정을 통하여 생성되는 64 주기의 확산코드는 칩 전송율이 4 MHz가 되도록 하였으며, 따라서 대역확산을 위해 사용한 PN 코드의 주기는 16 μs가 된다.

4. QPSK 변조기

QPSK 변조기는 2개의 STEL-1175 NCO (Numerically Controlled Oscillator)를 사용하여 구성하였고, 각각 8 MHz의 Sine과 Cosine 변조 주파수를 생성하여 I와 Q 채널을 통해 입력되는 대역확산 신호를 위상변조한다. 그림 6은 QPSK 변조기의 구성도를 보여주고, 그림 7은 QPSK 변조기를 구성하는 NCO의 블록도를 나타낸다^[11].




그림 6. QPSK 변조기의 구성도
Fig. 6. Block diagram of QPSK modulator.




그림 7. NCO의 블록도
Fig. 7. Block diagram of numerically controlled oscillator.

NCO는 출력하고자 하는 정현파의 위상증분(Δ-Phase) 값과 제어신호(FRLD)를 마이크로프로세서를

통하여 입력 및 제어할 수 있도록 설계되어 있다. 마이크로프로세서에 의해 입력되는 32 비트의 위상증분 값은 제어신호가 가해지면 32 비트 Δ -Phase 레지스터에 저장되며, 8 MHz의 정현파를 출력으로 내보낸다. 위상증분 값은 32 MHz의 NCO 동작 클럭의 매 사이클마다 정현파의 위상변화를 나타내며, 식 (5)에 의해 구할 수 있다.

$$f_o = \frac{f_c * \Delta\text{-phase}}{2^{32}} \quad (5)$$

이때 f_o 는 출력되는 8 MHz의 정현파이고, f_c 는 NCO의 동작 클럭으로 32 MHz이다. 따라서 위상증분 값은 40000000_H로 설정하였다.

8 MHz의 정현파 발생 과정을 요약하면 다음과 같다. Δ -Phase 레지스터에 저장된 위상증분 값은 32 비트의 Phase Accumulator에 입력되어 그 전에 Phase Accumulator에 저장되어 있던 값과 더해진다. 이렇게 더해진 값의 상위 13 비트가 Sin/Cos LUT(Look Up Table)의 어드레스가 됨으로써 정현파를 발생시킬 수 있다. 그리고 위상변조 과정은 Phase ALU에서 이루어진다. Phase ALU에는 두개의 입력이 있는데, 하나는 Phase Accumulator의 출력 13 비트이고, 다른 하나는 위상변조를 위한 12 비트의 Phase Data 신호이다. 확산된 심볼은 위상변조를 위해 12 비트 Phase Data 신호의 MSB에 연결하고 나머지 하위 11 비트에는 로직 "0"을 연결한다. 이때 Phase ALU에서는 MSB로부터 연산하기 때문에 확산된 심볼의 로직이 바뀔 때마다 Sin/Cos LUT 출력의 출력은 위상이 반전된다. 각각의 NCO에서 내보낸 8 MHz의 Sine, Cosine 직교신호는 해당 입력과 곱해진 후 합성되어 QPSK 변조를 하게 된다. 이때의 출력신호는 식 (6)과 같다^[11].

$$OUT_{0-11} = 2047 * \cos(360 * (\text{phase} + 0.5) / 8192)^0 + 2048 \quad (6)$$

5. RF 송수신단

(1) RF 송신단

확산, 변조된 신호를 DAC를 거쳐 무선으로 송신하기 위하여 그림 8과 같이 RF 송신단을 구성하였다. 송신단에 사용된 RF Quadrature Modulator는 RF Micro Device사의 RF2423을 사용하여 구성하였다. 이것은 800~1000 MHz에서 최대 20 dBm까지의 가

변출력을 낼 수 있으며, 표 1은 세부 사양을 보여준다. DAC를 거친 아날로그 신호 I_{mod} , Q_{mod} 를 입력받아 900 MHz의 RF 신호로 전송한다.




그림 8. RF 송신기의 블럭도
Fig. 8. Block diagram of RF transmitter.

표 1. RF 변조기 RF2423의 세부 사양
Table 1. Detail specification of RF modulator RF2423.

| 항 목 | 규 격 |
|----------------------------------|---------------|
| Carrier Frequency Range | 800~10000 MHz |
| Local Osc. Power Level | 0~6 dBm |
| Modulation Input Frequency Range | 0~100 MHz |
| RF Power Level | 최대 20 dBm |
| Output Impedance | 50 ohm |

(2) RF 수신단

무선으로 전송되어온 신호를 입력받아 RF 복조과정을 거쳐 ADC로 입력시키기 위하여 그림 9와 같이 RF Micro Device사의 RF2401을 사용하여 LNA/Mixer를 구성하고 RF2701을 사용하여 직교 복조를 수행하였다. 안테나로부터 입력된 신호는 RF2401의 내부 LNA에서 10 dB 증폭이 되고, Mixer에서 1차 LO(Local Oscillator)인 850 MHz의 신호와 곱해져 50 MHz의 IF 신호가 된다. 그리고 직교 변조기인 RF2701에서는 2차 LO 주파수 (100 MHz)를 1/2로 분주하여, 입력되는 IF 신호와 곱한 후 90°의 위상차를 갖는 I_R 과 Q_R 의 아날로그 신호로 분리시킨다. 분리된 신호는 각각 ADC에 의해 디지털 신호로 변환되어 downconverter로 입력된다. RF 수신단에 사용된 LNA/Mixer 및 직교 복조기의 규격은 각각 표 2, 표 3과 같다.




그림 9. RF 수신기의 블록도
Fig. 9. Block diagram of RF receiver.

표 2. LNA/Mixer(RF2401)의 세부 사양
Table 2. Detail specification of LNA/Mixer RF2401.

| 항 목 | 규 격 |
|-----------------|-----------------|
| Frequency Range | 300 ~ 10000 MHz |
| Cascade Gain | 26 dB |
| LNA | |
| Noise Figure | 3 dB |
| Gain | 10 dB |
| RF Mixer | |
| Noise Figure | 6 dB |
| Gain | 최대 16 dB |
| LO 주파수 | 850 MHz |
| LO Power Level | 0 dBm |

표 3. RF 복조기 RF2701의 세부 사양
Table 3. Detail specification of RF demodulator RF2701.

| 항 목 | 규 격 |
|----------------|---------------------|
| IF Range | 500 MHz |
| LO 주파수 | 2×IF |
| LO Power Level | 0.5 V _{IP} |

(3) DAC/ADC

QPSK 변조 신호인 12 비트의 디지털 신호를 아날로그 신호로 바꾸어 RF 송신하기 위하여 CAT105^[12]를 사용하여 구현하였다. CAT105는 12 비트의 데이터 입력에 40 ns의 setting time을 갖는 고속 DAC이다. 임피던스 매칭과 buffering을 위하여 고속 OP 앰프인 MAX404CPA^[13]를 사용하였다. ADC는 RF 수신단에서 입력된 아날로그 신호를 downconverter/carrier tracker에 입력시키기 위해 디지털 신호로 변환시키는 역할을 수행한다. 고속 OP 앰프인 MAX404CPA로 buffering 및 임피던스 정합을 시킨 후 ADC TDC1175^[12]에 아날로그 신호를 입력하여

8 비트의 디지털 신호로 출력시킨다. TDC1175는 8 비트, 30 Msps의 고속 ADC이다.

6. Downconverter/Carrier Tracker

그림 10은 downconverter/carrier tracker의 블럭도를 보여주며, 수신된 IF 신호를 확산된 형태의 신호로 복조하기 위해 복소 곱셈기(complex multiplier) 블럭, post-processor 블럭, 루프 필터(loop filter) 블럭, 그리고 NCO 블럭으로 구성된다^[14]. DQPSK 복조기에서 계산되어 입력된 주파수 에러 보정값(discriminator input)은 수신된 주파수와 NCO 주파수의 차이를 나타내며, 송신 신호의 중심 주파수가 전송과정에서 변동하더라도 자동적으로 적응할 수 있도록 한다.




그림 10. Downconverter/carrier tracker의 블록도
Fig. 10. Block diagram of downconverter/carrier tracker.

RF 수신단으로부터 입력된 I와 Q 신호가 ADC를 거쳐 복소 곱셈기로 입력된다. 복소 곱셈기 출력은 post-processor 블럭을 거쳐 대역확산된 신호의 형태로 변환된다. Down converter/carrier tracker의 각 블럭에 대한 기능은 다음과 같다.

Downconverter의 핵심인 복소 곱셈기 블럭은 그림 11에서 볼 수 있듯이 ADC를 거쳐 입력되는 8 비트 I_{in}과 Q_{in}의 샘플 신호들과 NCO 블럭의 8 비트 sin/cos 샘플 출력들을 곱하여 식 (7), 식 (8)과 같이 I_{dat} 및 Q_{dat} 신호를 생성한다.

$$I_{dat} = I_{in} * \cos(\omega t) - Q_{in} * \sin(\omega t) \quad (7)$$

$$Q_{dat} = I_{in} * \sin(\omega t) + Q_{in} * \cos(\omega t) \quad (8)$$

여기서 $\omega = 2 \pi f_0$ 이고 f_0 는 8 MHz이다.

복소 곱셈기 블럭의 출력 I_{dat}와 Q_{dat}는 17 비트로 표시되지만 post-processor 블럭에 입력될 때는 10 비트로 제한되어 그림 12에 제시한 post-processor 블럭의 integrate and dump filter로 입력된다. 적분은

32 MHz의 동작 클럭마다 수행되고, dump 과정은 8 MHz마다 이루어지며 디지털 정합필터(STEL-3340)의 dump 출력값에 의해 진행되도록 하였다. Barrel shifter에서는 4 비트 윈도우 위치 제어신호에 의하여 dump 레지스터의 출력 19 비트 중 비트 1에서 비트 8까지의 값을 설정하도록 하였다.




그림 11. 복소 곱셈기
Fig. 11. Complex multiplier.




그림 12. Post-processor의 블록도
Fig. 12. Block diagram of post-processor unit.

그림 13에 제시한 루프필터 블록에서의 입력(LF_{in})인 16 비트 주파수 에러 보정값은 STEL-2120 DQPSK 복조기로부터 입력된다. 루프필터 전달함수의 차수는 1차 혹은 2차로 설정될 수 있으며 전달함수(TF)는 식 (9)와 같이 표현된다¹¹⁴¹.

$$TF = 1/2 * \frac{Z^{-1}}{1 - Z^{-1}} \quad (9)$$




그림 13. 루프필터의 블록도
Fig. 13. Block diagram of loop filter.

그림 14에 제시한 NCO 블록은 downconverter/carrier tracker로 입력된 신호를 송신단에서 생성된 확산신호의 형태로 변환하기 위하여 복소 곱셈기 블록에 국부발진 신호(sin/cos)를 제공한다.




그림 14. Downconverter에서의 NCO 블록도
Fig. 14. NCO block diagram of downconverter.

NCO의 출력 주파수(f_{out})는 식 (10)에 나타난 바와 같이 위상증분(Δ -Phase) 값에 의해 결정되는데, Δ -Phase 값은 마이크로프로세서에 의해 입력되는 32 비트 FCW(Frequency Control Word)와 루프필터의 출력 값(LF_{out})에 의해 정해진다. FCW 데이터는 송신단의 QPSK 변조기에 사용된 Δ -Phase 값 40000000_{10} 을 마이크로프로세서에 의해 NCO FCW 레지스터로 입력시킨다.

$$f_{out} = \frac{(\Delta - Phase) * f_{clk}}{2^{32}} = \frac{(FCW \pm LF_{out}) * f_{clk}}{2^{32}} \quad (10)$$

여기서 f_{clk} 은 downconverter의 동작 클럭으로 32 MHz이다.

7. 디지털 정합필터에 의한 역확산

송신된 확산코드와 수신단의 확산코드 사이의 동기 신호 검출은 대역확산 통신의 기본요소이므로 정합필터를 이용하여 송신 데이터를 복구한다. STEL-3340은 데이터 통신에서 역확산을 수행하기 위해 널리 사용되는 디지털 정합 필터/상관기(digital matched filter/correlator)로 칩 전송율(chipping rate)이 4 Mcps로 동작하도록 구성하였다. I와 Q 두개의 채널로 구성되며 앞단의 downconverter와 연결된다. 디지털 정합 필터의 블록도를 그림 15에 도시하였으며, 중요 블록에 대한 기능을 통해 정합필터의 동작을 살펴 보면 다음과 같다.

디지털 정합필터는 마이크로프로세서로부터 입력되는 데이터와 제어신호에 의해 동작된다. 마이크로프로세서를 통해 입력되는 데이터로는 10 비트의 임계

(threshold) 데이터, 대역확산을 위해 사용된 64개의 확산코드와 동일한 계수(coefficient) 데이터, 그리고 계수 데이터를 CDR(Coefficient Delay Register)에서 CSR(Coefficient Storage Register)로 저장하기 위한 LOAD 제어신호가 있다^{115]}.




그림 15. 디지털 정합 필터의 블록도
Fig. 15. Block diagram of digital matched filter.

대역확산되어 전송된 신호를 역확산 시키기 위해서 우선적으로 송신단에서 사용한 것과 동일한 확산코드를 수신단의 계수 레지스터에 저장시킨다. CDR 내부에 저장되어 있는 계수 값들은 LOAD 신호가 로직 "0"이 될 때 CDR에서 CSR로 이동된다. CSR에 저장된 값들은 수신단에서 역확산 과정에 사용되는 확산코드를 의미한다. I와 Q DR(Delay Register)의 각 탭마다 저장되어있는 3 비트 확산 데이터 신호는 CSR에 저장되어 있는 확산코드값과 64개의 곱셈기(multiplier)에서 8 MHz의 시스템 클럭마다 곱셈 연산을 수행한다. 그 다음 I 및 Q의 곱셈기에서 계산된 64개의 곱셈 값들은 각각 I 및 Q 가산기에서 더해져 식 (11)과 같이 곱의합 형태로 표현된다.

$$SUM_{(I,Q)} = \sum_{n=0}^{n=63} Data_{n(I,Q)} * Coefficient_{n(I,Q)} \quad (11)$$

이 계산 값은 시스템 클럭마다 출력되며, 생성되는 결과는 I SUM₀₋₉ 및 Q SUM₀₋₉과 같이 10 비트로 표시된다.

그림 16의 Post Processor 블록에서는 디지털 정합 필터로부터 I SUM과 Q SUM을 입력으로 받아들여 복원된 심볼 신호를 의미하는 I OUT₀₋₇ 및 Q OUT₀₋₇을 생성하며, 또한 식 (12)에 정의된 I와 Q 채널의 벡터 크기 MAG₀₋₇를 출력시킨다^{113]}.

$$MAG = \text{Max} [ABS(I), ABS(Q)] + 1/2 \text{Min} [ABS(I), ABS(Q)] \quad (12)$$




그림 16. 디지털 정합필터의 Post Processor 블록도
Fig. 16. Post processor block diagram of digital matched filter.

출력된 MAG 값은 마이크로프로세서를 통해 입력된 10 비트의 임계 데이터 THLD와 비교하여 MAG 값이 임계값 보다 크면 DET를 로직 "1"로 출력하고 그렇지 않으면 로직 "0"으로 출력한다. DET가 로직 "1"이 된다는 것은 대역확산된 송신 심볼의 매 주기를 수신단에서 정합 필터를 이용해 찾아내어 동기가 이루어졌음을 의미하며, 또한 DET 신호는 출력되는 데이터 신호의 차동 위상복조를 위한 샘플 클럭으로 제공된다.

8. DQPSK 복조기

DQPSK 복조를 위해 사용된 STEL-2120은 I 채널 및 Q 채널의 역확산 복조된 심볼을 차동 위상복조한다. 차동 위상복조 방식은 이전의 입력신호와 현재의 입력신호를 비교하여 검파하는 방식으로 복조과정을 설명하기 위하여 먼저 k번째 입력 샘플 S_{in}(k)를 식 (13)과 같이 정의한다.

$$S_{in}(k) \triangleq I(k) + j Q(k) \quad (13)$$

위의 식을 극좌표로 나타내면 식 (14)와 같다.

$$S_{in}(k) = A(k) e^{i\phi(k)} \quad (14a)$$

여기서

$$A(k) = \sqrt{I^2(k)+Q^2(k)},$$

$$\phi(k) = \arctan[Q(k)/I(k)] \quad (14b)$$

복조된 신호 S_{out}(k)는 현재의 입력 심볼 S_{in}(k)와 이전의 입력 심볼 S_{in}(k-1)의 복소곱에 의해 생성할 수 있다. 이때 실수부와 허수부를 각각 Dot 출력(product)과 Cross 출력이라 정의한다.

$$S_{out}(k) = S_{in}(k) \cdot [S_{in}(k-1) \cdot \omega_{Fixed}]^* \quad (15a)$$

$$\triangleq \text{Dot}(k) + j \text{Cross}(k) \quad (15b)$$

여기서

$$\omega_{\text{Fixed}} = \frac{1}{\sqrt{2}} e^{j\phi_{\text{Fixed}}} \text{ (DQPSK의 경우 } \phi_{\text{Fixed}} = 45^\circ)$$

$$\text{Dot}(k) = \text{Re}[S_{\text{out}}(k)] \quad , \quad \text{Cross}(k) = \text{Im}[S_{\text{out}}(k)]$$

본 논문에서 사용한 복조기는 이전 입력신호 $S_{\text{in}}(k-1)$ 에 위상차 신호 ω_{Fixed} 를 곱하여 현재의 입력 심볼 $S_{\text{in}}(k)$ 와 이전 입력심볼 $S_{\text{in}}(k-1)$ 의 위상차가 45° , 135° , 225° , 315° 가 되도록 하여 Dot 출력과 Cross 출력의 코드만으로 입력 심볼의 위상을 결정할 수 있다. 즉, 복조된 신호 $S_{\text{out}}(k)$ 는 다음과 같이 표현할 수 있다.

$$S_{\text{out}}(k) = A(k) \cdot A(k-1) \cdot e^{j\phi(k)} \cdot e^{-j\phi(k-1)} \cdot \omega_{\text{Fixed}}^* \quad (16a)$$

$$= A(k) \cdot A(k-1) \cdot e^{j[\Delta\phi_{\text{mod}}(k) - \Delta\phi_{\text{rot}}(k)]} \cdot \frac{1}{\sqrt{2}} e^{-j\phi_{\text{Fixed}}} \quad (16b)$$

여기서 $\Delta\phi_{\text{mod}}(k)$ 는 DQPSK의 경우 현재 입력심볼 $S_{\text{in}}(k)$ 와 이전 입력심볼 $S_{\text{in}}(k-1)$ 의 위상차로 0° , 90° , 180° , 270° 의 값을 가지게 되며, $\Delta\phi_{\text{rot}}(k)$ 는 수신된 신호와 downconverter의 국부발진기 NCO와의 위상 차이이다. $\Delta\phi_{\text{rot}}(k)$ 가 0 일때 $\Delta\phi_{\text{mod}}(k)$ 의 값에 따라 Dot(k)와 Cross(k) 값은 식 (17)에 의해 계산되며, 이를 표 4에 나타내었다.

$$\begin{aligned} \text{Dot}(k) &= \frac{1}{\sqrt{2}} A(k) \cdot A(k-1) \cdot \cos[\Delta\phi_{\text{mod}}(k) - \phi_{\text{Fixed}}] \\ \text{Cross}(k) &= \frac{1}{\sqrt{2}} A(k) \cdot A(k-1) \cdot \sin[\Delta\phi_{\text{mod}}(k) - \phi_{\text{Fixed}}] \end{aligned} \quad (17)$$

표 4. $\Delta\phi_{\text{mod}}(k)$ 의 값에 따른 Dot(k)와 Cross(k) 값

Table 4. Dot product and Cross product with various $\Delta\phi_{\text{mod}}(k)$.

| $\phi_{\text{Fixed}} = 45^\circ$ | | |
|----------------------------------|----------|----------|
| $\Delta\phi_{\text{mod}}(k)$ | Dot(k) | Cross(k) |
| 0° | $A^2/2$ | $-A^2/2$ |
| 90° | $A^2/2$ | $A^2/2$ |
| 180° | $-A^2/2$ | $A^2/2$ |
| 270° | $-A^2/2$ | $-A^2/2$ |

I와 Q의 입력신호에 의해 Dot 출력 및 Cross 출력 값을 생성하는 과정과, 주파수 에러 보정값을 계산하기 위한 AFC (Automatic Frequency Control) 회로를 그림 17에 나타내었다.




그림 17. I/Q processor의 세부 블록도
Fig. 17. Detailed circuit of I/Q processor.

AFC 정보는 캐리어 주파수와 국부발진 주파수의 동기를 맞추기 위해 사용되는데, 수신된 신호와 downconverter의 NCO 사이의 주파수 에러의 보정값은 현재 심볼과 이전 심볼 위상차의 sine 값을 계산함으로써 얻을 수 있다. DQPSK 복조기에서 주파수 에러 보정값(SAFC)은 DDCP(Decision Directed Cross-Product) 알고리즘^[16]에 의해 식 (18)과 같이 표현되며, 이 값은 downconverter의 LFin으로 입력된다.

$$S_{\text{AFC}}(k) = \{ \text{SGN}[\text{Dot}(k)] \cdot \text{Cross}(k) - \text{SGN}[\text{Cross}(k)] \cdot \text{Dot}(k) \} \quad (18a)$$

$$\approx A^2(k) \cdot \sin[\Delta\phi_{\text{rot}}(k)]/2 \quad (18b)$$

III. 성능실험 및 결과

무선모뎀의 근본적 설계에서는 2가지 고려 대상이 되는 자원이 있으며 이는 전송신호의 전력과 전송 대역폭이다. 2가지 자원이 모두 충분히 고려되는 시스템의 설계도 생각할 수 있지만 대부분의 시스템에서는 2가지 자원 중 한가지 자원은 제한이 되고 있다. 전송신호의 전력을 크게 사용할 수 있는 시스템에서는 사용 주파수 대역이 제한되고, 사용 주파수 대역이 충분히 넓은 시스템에서는 사용 전력을 인접 채널에 영향이 없도록 최소화 한다. 전송신호의 전력이 제한되면서 사용가능한 주파수 대역이 충분히 넓은 경우에 대역확산 변조방식을 이용한 무선모뎀이 고려될 수 있다. 무선모뎀을 설계하는 방법에는 여러 가지 관점에서 출발할 수 있으나 본 논문에서는 다음과 같은 조건을 고려하

여 대역확산 변조방식의 무선모뎀을 설계하였다.

- 1) 변복조 방식의 선택
- 2) 캐리어(carrier) 및 타이밍 동기 추출 방식
- 3) 채널부호 방식 및 복호방식
- 4) 가변 데이터 전송 및 최대의 정보 전송

최근의 디지털 변복조 방식은 하드웨어 구현이 간단한 진폭 변조(ASK), 주파수 변조(FSK) 계열을 사용하기 보다 구현은 다소 복잡하지만 성능이 우수한 위상계열(PSK) 방식이 선호되고 있다. 본 논문에서도 위상계열 방식 중에서도 BPSK 방식에 비해 스펙트럼 효율(Spectral Efficiency)이 우수한 QPSK 방식을 이용해 구현하였다. PSK 변조 방식을 사용하는 경우에 PSK 신호를 복조하기 위해서는 수신단의 국부 발진 주파수가 PLL(Phase Locked Loop)이나 Costas 루프를 통해 송신측의 캐리어와 동기가 유지되도록 하여야 한다. 이러한 수신단의 복잡한 구조대신 차동 변조방식을 사용하여 수신부의 구조를 간단히 하였다. 그리고 데이터 전송 중에 발생하는 에러를 검출 및 정정하기 위해 사용되는 채널부호의 선택은 채널부호를 사용하는 경우에 채널부호를 사용하지 않은 경우보다 전송전력을 얼마나 감소시킬 수 있는가를 나타내는 코딩 이득(Coding Gain)과 무선통신에서의 적합성에 따라 선택되어진다. 코딩 이득이 높은 채널부호로는 RS(Reed-Solomon) 부호, Convolutional 부호 등이 있으며 본 논문에서는 AWGN에서의 무선 채널에 적합한 Convolutional 코드를 사용하였다. 또한 무선모뎀의 데이터 전송을 PC에서 PC로 한정하였을 경우 무선모뎀의 데이터 전송속도는 우선 PC의 직렬 포트(RS-232C Serial Port)에서 제공되는 PC 데이터의 전송율을 만족하여야 한다. 본 논문에서는 심볼전송율이 62.5 Ksps로 PC의 직렬포트에서 전송되는 최대 57.6 Kbps 신호를 전송할 수 있는 모뎀을 구현하였다.

제작된 무선모뎀의 성능을 평가하기 위하여 대역확산 방식을 사용하지 않은 협대역 방식과 BER를 비교하는 것 이외에, 대역확산 방식을 이용하는 경우에 재밍신호의 혼입에 대한 이론적인 에러확률과 제작된 무선모뎀의 에러확률을 비교하였다. 우선 그림 18과 같이 무선모뎀의 송수신 장치 사이에 백색 가우시안 잡음(white Gaussian noise)을 첨가하여 에러확률 측정 실험을 하였다. 즉 송신부에서 전송되는 신호에 인위적으로 AWGN (Additive White Gaussian Noise)를

가하고, 혼합된 신호를 수신부에서 수신하여 데이터를 추출한 후 원래 전송된 데이터와 비교하여 BER을 측정하였다. 사용된 백색 가우시안 잡음 발생기는 Barrage Noise 형태로 균일한 전력밀도를 갖는 대역통과(Band Pass) 백색 잡음이다. 잡음이 존재하는 대역이 전송주파수 대역보다 작은 경우 Partial Band Jamming 신호가 되며, 전송 주파수 대역보다 크게 되면 대역제한된 백색 가우시안 잡음이 된다. 이때 혼합되는 잡음의 전력레벨을 -15 dBm에서 -1 dBm 까지만 단계적으로 변화시켜 각각의 잡음 신호 세기에 따른 평균 BER을 측정하였다. 또한 대역확산 변조방식을 이용한 모뎀과 대역확산 과정을 거치지 않은 상태의 협대역 방식에 백색 가우시안 잡음을 첨가하여 두 방식에 대한 BER 측정 결과를 비교하였다. 각각의 측정된 BER은 그림 19에 나타내었으며, 또한 표 5에 정리 요약하였다.




그림 18. BER 측정실험 블록도

Fig. 18. BER testing block diagram.

그리고 대역확산 방식을 이용하는 경우에 재밍신호의 혼입에 대한 이론적인 에러확률과 제작된 무선모뎀의 에러확률을 비교하고자 제작된 무선모뎀의 비트 전송실험을 통하여 0.01 %의 에러가 발생하는 경우에 해당되는 비트 에너지대 잡음비 E_b/N_0 를 측정하였다. 여기서 E_b 는 전송비트당 신호전력이고 N_0 는 가우시안 잡음의 전력밀도이며, 측정된 값은 각각 $E_b=78.13$, $N_0=11.64$ 이다. 측정된 E_b/N_0 는 8.27 dB가 되었으며, 이때 재밍 신호를 첨가해 재밍 신호의 변화에 대한 비트 에러확률을 측정해 이론값과 비교하였다. 재밍 신호가 존재할 경우 비트 에너지대 잡음비는 다음식으로 표현된다




그림 19. BER 측정 결과 비교
Fig. 19. BER Comparison (□: suggested spread spectrum, ○: narrow band).

표 5. 제안한 방식과 협대역 방식의 BER 측정 값 비교

Table 5. BER comparison between suggested DS/SS method and narrow band method.

| 잡음레벨 (dBm) | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | -10 | 11 | 12 | 13 |
|-------------------|------|------|------|------|------|------|------|------|------|------|------|------|------|
| 무선모뎀의 평균 에러율 (%) | 58.4 | 49.1 | 38.6 | 28.4 | 17.5 | 10. | 6.0 | 3.5 | 1.3 | 0.5 | 0.3 | 0.12 | 0.0 |
| 협대역방식의 평균 에러율 (%) | 80.1 | 79.8 | 79.5 | 78.4 | 78.4 | 77.7 | 77.3 | 76.3 | 75.6 | 75.1 | 72.8 | 70.0 | 64.9 |

$$\frac{E_b}{N_0 + J/W} \tag{19}$$

여기서 J는 재밍신호의 평균전력이며 W는 확산신호의 대역폭이다. 식 (19)를 정해진 비트 에너지대 잡음비 (E_b/N_0)로 나타내기 위하여 식(20)과 같이 변환할 수 있다^[9].

$$\begin{aligned} \frac{E_b}{N_0 + J/W} &= \frac{E_b/N_0}{1 + (J/P)(E_b/N_0)(R/W)} \\ &= \frac{E_b/N_0}{1 + (J/P)(R/W)(E_b/N_0)} \\ &= \frac{1}{(E_b/N_0)^{-1} + [(P/J)(G_p)]^{-1}} \tag{20} \end{aligned}$$

여기서 $R(=1/T_b)$ 은 데이터 전송속도, $P(=E_bR)$ 는 평균 신호 전력이며 G_p 는 확산이득(Processing Gain)이다. 식(20)에서 비트 에너지대 잡음비가 8.27 dB일 때 평균 신호 전력에 대한 재밍 전력(P/J)을 변화시켜 비트 에러확률 $P_b(e)$ 을 구하고 결과를 그림 20에 나타내었다.




그림 20. 재밍신호에 대한 비트 에러확률의 실험값과 이론값의 비교
Fig. 20. BER comparison between experimental and theoretical results under jamming signals.

재밍신호에 대한 비트 에러확률의 실험값과 이론값을 비교한 결과 제작된 무선모뎀의 처리손실(Processing Loss)로 인하여 약간의 차이를 보이고 있으나 재밍신호가 존재할 경우에 제작된 대역확산 변조방식을 이용한 무선모뎀의 신호대 잡음비가 대략적으로 이론값에 접근함을 알 수 있다. 이러한 결과로 제작된 무선모뎀의 재밍신호에 대한 성능이 우수함을 입증하였다.

그리고 최종적으로 제작된 무선모뎀의 데이터 송수신 검증을 위해 PC 데이터 전송 실험을 하였다. 송신한 문서 화일과 수신단에서 수신한 문서 화일을 비교하여 같은 내용임을 확인함으로써 개발된 무선모뎀의 데이터 송수신이 성공적임을 입증하였다. 이 과정에서 데이터 송수신은 57.6 Kbps 전송율로 실험을 하였으나 실제 심볼 전송율은 62.5 Ksps가 된다. 이 값은 칩 전송율이 4MHz인 확산코드의 주기 64에 해당하는 시간이다.

IV. 결론

본 논문은 Stanford Telecom 사의 STEL 칩을 사용한 무선모뎀의 제작에 관하여 연구하였으며, 제작된 무선모뎀의 기능은 다음과 같다. 데이터의 송수신은 직접 확산 및 DQPSK 방식을 사용하여 구현하였으며, 900 MHz의 RF 모듈을 이용하여 실험하였다. 여기서 대역확산된 신호의 전송율은 4 MHz이며, 데이터 심볼당 PN 칩의 갯수를 64로 설정하였다. 대역확산된 데이터 신호는 8 MHz의 변조 주파수로 QPSK 변조시킨 후, RF 단에서 900 MHz의 주파수로 전송되도록 하였다. 확산된 신호를 전송하기 위한 대역폭은 62.5 Kbps

의 전송율로 전송하는 모뎀의 경우보다 64배의 대역폭이 필요하게 된다. 그러나 전송 대역폭의 증가로 인하여 잡음에 대한 영향이 적음을 실험을 통해 확인할 수 있었다. 데이터의 수신은 900 MHz의 반송파에 실려 전송된 신호가 베이스밴드 신호로 변환되어 디지털 정합 필터에 의해 역확산 과정을 거친 후 DQPSK 복조가 되도록 구성하였다.

제작된 무선모뎀을 이용한 PC 데이터의 전송 실험을 위해 문서 화일을 전송하였다. 송신한 문서 화일과 수신단에서 수신한 문서 화일을 인위적으로 부가된 잡음이 없는 환경에서 비교한 결과 오차 데이터가 없는 동일한 화일임을 확인함으로써 개발된 무선모뎀의 데이터 송수신이 성공적임을 입증하였다. 제작된 시스템의 성능을 검증하기 위해 송신부에서 전송된 신호에 단계적으로 증가시킨 백색 가우시안 잡음을 혼입시켜 수신부에서 수신한 후 송수신 데이터를 비교하여 BER을 측정하므로써 협대역 통신기법보다 우수함을 보이고, 대역확산 방식을 이용하는 경우에 재밍신호의 혼입에 대하여 제작된 무선모뎀의 예러확률이 이론적으로 계산한 예러확률과 거의 유사함을 입증하였다.

PC에서의 데이터 송수신은 57.6 Kbps 전송율로 실험을 하였으나 실제 심볼 전송율은 62.5 Ksps가 되는데, 이 값은 칩 전송율이 4 MHz인 확산코드의 주기 64에 해당하는 시간이다. 따라서 본 논문을 통해 제작된 무선모뎀의 자체 클럭으로 전송 데이터를 구성하게 되면 최대 62.5 Kbps의 속도로 데이터를 전송할 수 있다.

참 고 문 헌

- [1] 염지운, 조성배, 조병록, 최형진, "패킷 전송용 무선모뎀 구현에 관한 연구," 한국통신학회 논문지, Vol. 19, No. 8, pp. 1536-1547, 1994
- [2] 심복태, 박중현, 이홍식, 김제우, 김관욱, "Spread Spectrum 방식을 이용한 무선 LAN MODEM의 구현," 대한전자공학회 논문지, 제32권, 제1호, pp. 1-12, 1995년 1월
- [3] 박중현, 김제우, 신동윤, "무선 LAN MODEM 구현," 대한전자공학회지, 제21권, 제7호, pp. 43-50, 1994년 7월
- [4] *Personal Computer AT Hardware Reference Library*, Technical Reference, IBM, 1983.

- [5] 황희용, 차영배, *초보자를 위한 8051*, 다다미디어, 1992
- [6] "9 Mbps convolutional encoder-Viterbi decoder STEL 2030B," Demodulation and Spread Spectrum Products Handbook, Stanford Telecom, 1992.
- [7] B. Sklar, *Digital Communications Fundamentals and Applications*, Prentice Hall, New Jersey, 1988.
- [8] S. Lin, D.J. Costello, Jr., *Error Control Coding : Fundamentals and Applications*, Prentice Hall, 1983.
- [9] R. E. Ziemer, R. L. Peterson, *Digital Communication and Spread Spectrum System*, New York, Macmillan Publishing Company, 1985.
- [10] "PRN coder STEL-1032," Demodulation and Spread Spectrum Products Handbook, Stanford Telecom, 1992.
- [11] "2-bit resolution CMOS phase modulated numerically controlled oscillator STEL-1175+80 (80 MHz), STEL-1175+60 (60 MHz)," Frequency Synthesis Products Handbook, Stanford Telecom, 1992.
- [12] *92/93 Data Book*, CATALYST Semiconductor Inc.
- [13] *Integrated Circuits Data Book*, MAXIM, 1992.
- [14] "CMOS digital downconverter/carrier tracker STEL-2130," Demodulation and Spread Spectrum Products Handbook, Stanford Telecom, 1992.
- [15] "Dual 64-tap, 11 Mcps digital matched filter STEL-3340," Demodulation and Spread Spectrum Products Handbook, Stanford Telecom, 1992.
- [16] "Digital DPSK demodulator STEL-2120," Demodulation and Spread Spectrum Products Handbook, Stanford Telecom, 1992.

저 자 소 개

吳 政 憲(正會員) 第 33卷 B編 第 5號 參照
현재 국민대학교 전자공학과 박사
과정

金 鎮 旭(正會員) 第 33卷 B編 第 2號 參照
현재 국민대학교 전자공학과 석사
과정

金 基 斗(正會員) 第 33卷 B編 第 2號 參照
현재 국민대학교 전자공학과 부교
수

張 壽 泳(正會員) 第 33卷 B編 第 2號 參照
현재 수원대학교 전자공학과 전임
강사