

레이저 열처리된 다결정 실리콘 기판을 이용한 쇼트키 다이오드의 제작 및 그 전기적 특성에 관한 연구

(A study on the Fabrication and Its Electrical Characteristics of the Schottky Diodes on the Laser Annealed Poly-Si Substrate)

金宰永*, 姜文祥*, 具用書**, 安哲*

(Jae Yeong Kim, Moon Sang Kang, Yong Seo Koo, and Chul An)

요약

레이저 열처리한 다결정 실리콘에 쇼트키 다이오드를 제작하여 그 전기적 특성을 측정, 분석하였다. 레이저 열처리한 소자가 결정입성 성장과 결정입계 감소, 포획준위밀도 감소에 의한 불순물 격리 감소, 결정입계 전위 장벽의 감소로 열처리하지 않은 소자보다 큰 전류가 측정되었다. 그러나 낮은 전압(<0.7V)에서 재결합 성분의 우세로 열처리하지 않은 소자에서 큰 전류가 측정되었다. 그리고 레이저 열처리한 소자의 soft 항복전압이 열처리하지 않은 소자보다 증가하였다.

Abstract

Schottky diodes are fabricated on laser annealed and unannealed polysilicon substrate and their electrical characteristics are studied and analyzed. Current of laser annealed devices are larger than that of unannealed devices because of grain growth, decrease of grain boundary and trap density, lowering of grain boundary barrier height, decrease of dopant segregation. At low forward bias(<0.7V), currents of unannealed devices are larger. Soft breakdown voltages of laser annealed devices are larger than that of unannealed devices.

I. 서 론

다결정 실리콘은 집적회로 기술에서 성능향상과 집적도의 증가를 위해 널리 사용되어 왔다. 최근 다결정 실리콘은 bipolar 기술에서 자기정렬된(self aligned) 에미터와 베이스 구조를 만드는데 이용되고 있으며^[1], 유리기판위에 다결정 실리콘 박막트랜지스터(poly-Si Thin Film Transistor)를 제작하여 LCD(Liquid

Crystal Display)의 구동소자로의 응용에 대한 연구나 SRAM에서의 부하저항, 소자간의 연결선, MOS의 게이트 전극, nonvolatile 소자의 게이트 등으로의 응용에 대한 연구가 많이 이루어지고 있다.

또한 BICMOS에서 clamp cell이나 SRAM에서 radiation hardening을 위한 케이스로 다결정 실리콘 쇼트키 다이오드의 연구^[2]가 진행되고 있다. CMOS SRAM의 경우 DRAM에 비해 radiation의 영향이 크지 않으나 집적도가 높아짐에 따라 단위면적 당 우주선에 의해 생성된 EHP가 증가하고로 opposite inverter pair의 게이트 전압을 변화시켜 logic state를 불안정하게 하기 때문에 radiation의 영향을 무시할 수 없다. 이는 도핑된 다결정 실리콘 저항을 inverter pair cross coupling line에 넣어 radiation

* 正會員, 西江大學校 電子工學科

(Dept. of Elec Eng., Sogang Univ.)

** 正會員, 西京大學校 컴퓨터工學科

(Dept. of Computer Eng., Seokyeong Univ.)

接受日字: 1995年4月12日, 수정완료일: 1996年3月21日

의 영향을 줄일 수 있다. 그러나 다결정 실리콘 저항을 이용하는 경우에는 local write cycle이 떨어진다^[3]. 다결정 실리콘 저항 대신 다결정 실리콘 쇼트키 다이오드를 이용하면 local write cycle이 증가되고 우주선의 영향도 줄일 수 있다^[4]. 그러므로 고집적 CMOS SRAM에서 radiation hardening을 위해 다결정 실리콘 쇼트키 다이오드에 대한 연구가 필요하다.

본 논문에서는 다결정 실리콘 층을 레이저로 열처리하여 쇼트키 다이오드를 제작하였다. 그리고 별도의 열처리 과정을 거치지 않은 다결정 실리콘에 쇼트키 다이오드를 함께 제작하여 다결정 실리콘의 특성에 따른 쇼트키 다이오드의 특성을 비교 분석하였다.

II. 소자의 제작

기판으로 사용된 P형 (100) Si 웨이퍼의 표면에 열산화법으로 8000Å 두께의 산화막을 성장시킨 후 LPCVD방법으로 다결정 실리콘층을 증착시켰다.




그림 1. 레이저열처리를 위한 시료의 단면도 및 평면도
Fig. 1. The cross-sectional view & plane view of sample for laser annealing.

증착된 다결정 실리콘층은 인을 이온주입방법으로

50 KeV의 에너지에서 $8.75 \times 10^{15}/\text{cm}^2$, $8.75 \times 10^{16}/\text{cm}^2$, $3.75 \times 10^{17}/\text{cm}^2$, $2.5 \times 10^{18}/\text{cm}^2$ 로 도핑한 후 5000Å의 capping 산화막층을 형성시켰다. 산화막 형성 후 다결정 실리콘층의 두께는 3300Å이 되었다. 레이저 열처리를 위해 다시 사진 식각작업을 통해 수정된 moat구조를 갖는 시료를 준비하였다. 준비된 시료의 구조는 그림 1과 같다.

레이저 열처리는 350°C로 가열된 열판 위에 시료를 고정시킨 후, 레이저의 출력을 12W로 하여, ZnSe 렌즈로 90μm의 spot 크기로 접속시켜, 2.6mm/sec의 주사 속도로 열처리하였다. 열처리 조건은 표 1에 나타내었다.

레이저로 열처리한 경우와 레이저 열처리 공정을 거치지 않은 시료를 구분하여 소자를 제작하였다. 레이저 열처리를 거치지 않은 시료의 경우 소자제작시의 고온 공정에 의해 furnace 열처리한 효과가 있도록 하였다. 각각에 대해 농도의 영향 및 벌크 저항성분의 길이(R_d 로 표시)를 고려하여 최소 선폭 10μm, 정렬허용한도 5μm인 설계규칙에 준하여 설계 제작하였다. 소자제작 공정순서는 표2에 나타내었다. 그림 2는 쇼트키 다이오드의 layout 및 제작한 소자의 단면도이다.

표 1. 열처리 조건 및 입정크기

Table 1. The laser annealing condition and the grain size.

POWER	SPOT SIZE	주사속도	패턴 폭	결정입정 크기
12W	90μm	2.6mm/sec	25μm	3~15μm

표 2. 소자 제작 공정

Table 2. The process of device fabrication.

1. p형 <100> Si 웨이퍼
2. 기판 산화막 공정 : wet oxidation, 8000Å
3. 다결정 실리콘층 증착 : LPCVD, 3300Å(최종 두께)
4. Phosphorus 이온 주입
 - 시료1 : $7 \times 10^{11}/\text{cm}^2$ · 50KeV
 - 시료2 : $7 \times 10^{12}/\text{cm}^2$
 - 시료3 : $3 \times 10^{13}/\text{cm}^2$
 - 시료4 : $2 \times 10^{14}/\text{cm}^2$
5. Capping 산화막 증착 : LTO, 300Å
6. Modified moat define : mask #1
7. 레이저 열처리
8. Island define : mask #2
9. Diffusion masking oxidation : wet oxidation, 1000Å
10. Diffusion area define : mask #3

11. Phosphorus diffusion : PH1000, 950°C
20min
12. Schottky, contact area define : mask #4
13. Pattern electrode : mask #5
14. Metallization : Al, E-gun evaporation,
8000 Å
15. Alloy : 425°C, 25min





그림 2. 제작된 소자의 layout 및 단면도


Fig. 2. The layout and cross-sectional view of fabricated device.

III. 측정결과 및 분석


1. 순방향 전류-전압 특성

레이저 열처리한 다결정 실리콘과 열처리하지 않은 다결정 실리콘에 제작한 쇼트키 다이오드의 순방향 전류-전압 특성을 4140B pA Meter로 측정하였다.

그림3(a)와 그림 3(b)에 각각 열처리하지 않은 다결정 실리콘과 레이저로 열처리한 다결정 실리콘에 제작된 1R_d 쇼트키 다이오드의 전류-전압 측정결과를 도핑농도에 따라 나타냈다. 레이저 열처리한 소자와 열처리하지 않은 소자 모두 도핑농도가 증가함에 따라 전류가 증가하였으며, 도핑농도가 같을 때 레이저 열처리하여 제작한 소자에서 열처리하지 않은 소자보다 더 큰 전류가 측정되었다.



(a)



(b)

그림 3. 제작된 쇼트키 다이오드의 도핑농도에 따른 순방향 전류-전압 특성
— : laser annealed
--- : laser unannealed)

(a) 도핑농도 $8.75 \times 10^{15} \text{ cm}^{-3}$ (○), 도핑농도 $8.75 \times 10^{16} \text{ cm}^{-3}$ (△)

(b) 도핑농도 $3.75 \times 10^{17} \text{ cm}^{-3}$ (◇), 도핑농도 $2.5 \times 10^{18} \text{ cm}^{-3}$ (□)

Fig. 3. The forward I-V characteristics of Schottky diodes for various doping concentration.

다결정 실리콘은 결정입정이 부분 공핍된 경우에 도핑농도가 증가하면 이동도의 증가와 비저항의 감소 결정입계전위장벽 높이의 감소로 인해 전류가 증가한다. 결정입정이 완전 공핍된 경우에는 도핑 농도가 증가하면 결정입계전위장벽 높이가 증가하고 이동도가 감소

하나 비저항의 감소로 인해 역시 전류는 증가한다.

결정이 완전공핍되는 농도와 부분공핍되는 농도의 경계값을 임계 도핑농도 N^* 라 하고 다음과 같이 나타낸다^[5].

$$N^* = \frac{Q_T}{L} - 2n_i \exp\left(\frac{e_T}{kT}\right) \exp\left(-\frac{q^2 N^* L^2}{8ekT}\right) \quad (1)$$

여기서 Q_T 는 포획상태밀도(trap state density)이고, e_T 는 포획에너지준위(trap energy level), L 은 결정입정의 크기이다. 이 식에서 결정입정의 크기가 큰 경우에 임계도핑농도가 더 작은 값을 갖는 것을 알 수 있으므로 결정입정의 크기가 더 큰 레이저 열처리된 소자의 경우가 더 작은 임계도핑농도값을 갖는다는 것을 알 수 있다. 다결정실리콘의 비저항 값은 도핑농도가 증가하면 감소하며, 임계도핑농도 근처에서 급격히 감소한다. 그러므로 레이저 열처리한 경우가 도핑농도가 증가함에 따라 더 낮은 도핑농도에서 비저항의 값이 급격히 감소하게 된다. 이로 인해 레이저 열처리한 소자가 같은 도핑농도를 갖는 레이저 열처리하지 않은 소자보다 더 작은 비저항 값을 갖게 되어, 더 큰 전류가 측정된다. 또한 농도의 변화에 따른 전류의 크기 변화는 레이저 열처리한 경우에 더 작게 나타나는데, 이는 레이저 열처리로 결정 성장이 증가되었을 뿐만 아니라 포획준위밀도가 감소되어 불순물 격리가 줄어들었고 결정 입계의 전위 장벽을 감소시켜 도핑농도에 따른 비저항의 변화가 더 작아졌기 때문이다.




그림 4. 도핑농도 $8.75 \times 10^{16}/\text{cm}^3$ 인 소자의 순방향 선형 전류-전압 특성

Fig. 4. The forward linear I-V characteristics of $8.75 \times 10^{16}/\text{cm}^3$ doped device.

그림 4는 도핑농도가 $8.75 \times 10^{16}/\text{cm}^3$ 인 소자의 패턴의 길이(R_d)에 따른 직렬 저항(series resistance)의 변화($1R_d$ 와 $3R_d$ 의 관계) 및 열처리 조건을 고려해 선형 함수로 나타낸 것이다. 여기서 직렬 저항의 변화는 벌크내의 결정입계 갯수의 변화에 의존하며 $3R_d$ 는 $1R_d$ 보다 결정입계의 수가 많아 저항 요소가 더욱 많아지게 되므로 전류가 감소하게 된다.

도핑농도가 $8.75 \times 10^{16}/\text{cm}^3$ 인 레이저 열처리된 다결정 실리콘 셀트키 다이오드의 이상계수(ideality factor)와 셀트키 장벽 높이는 각각 4.83와 0.31V이었다. 여기서 이상계수가 높게 나온 이유는 다결정 실리콘의 누설전류가 커서 off 상태에서도 많은 전류가 흐르기 때문이다. 턴-온 전압은 레이저 열처리를 하지 않은 경우에 확실하게 구분할 수 없었으나 레이저 열처리한 경우에는 1.3~1.9V에서 턴-온 전압이 나타났다. 이렇게 셀트키 장벽 높이에 비해 턴-온 전압이 크게 나타나는 것은 결정입계의 전위장벽에서 전압강하가 크게 일어나기 때문이다. 그러므로 다결정실리콘 셀트키 다이오드의 턴-온 전압을 낮추기 위해서는 결정입계의 수가 최소가 되는 열처리 조건을 찾는 것이 필요하다.

그림 5는 그림 4를 log scale로 나타낸 것으로 낮은 인가전압에서 레이저 열처리하지 않은 소자에서 레이저 열처리한 소자보다 더 큰 전류가 측정되었고 인가전압이 증가함에 따라 반전되어 레이저 열처리한 소자의 전류가 더 크게 측정되었음을 알 수 있다. 이것은 낮은 인가전압에서는 셀트키 접합에 의해 형성된 공핍 영역내의 소수캐리어의 주입에 의한 재결합전류가 다수캐리어에 의한 전류보다 주요하게 나타나기 때문이다. 재결합전류는 캐리어의 유효수명(effective lifetime) τ_{eff} 가 작을수록 증가하게 되는데 이는 다음의 식으로 나타낼 수 있다^[6].

$$\tau_{eff} = \frac{\langle L \rangle}{6 V_{th} N_{ss}} \quad (2)$$

여기서, $\langle L \rangle$ 은 결정입정의 평균크기이고, V_{th} 는 열속도(thermal velocity), N_{ss} 는 단위면적당 재결합센터의 농도이다. 그러므로 캐리어의 유효수명은 결정입정의 크기가 작을수록, 재결합센터의 밀도가 클수록 작은 값을 갖는다. 다결정 실리콘의 경우에 결정입계에 분포되어 있는 결정결합들에 의해 형성된 많은 포획준위들이 재결합센터로 작용하므로 소수캐리어의 재결합에 의한 재결합전류는 큰 값을 갖는다. 레이저 열처리에 의해 결정입계의 결정결합들이 감소하지 않는다고 하

더라도 결정입계의 크기가 작은 경우에 단위길이당 결정입계의 수가 더 많으므로 단위면적당 유효포획준위의 밀도는 더 큰 값을 갖는다. 그러므로 레이저 열처리하지 않은 소자가 레이저 열처리한 소자보다 결정입계의 크기가 작기 때문에 유효수명이 더 작아 큰 전류가 흐르게 된다. 그리고 인가전압이 증가하면 다수 캐리어의 표동성분이 전류의 주요성분으로 작용하게 되므로, 단위길이당 결정입계의 수가 더 적어 결정입계에서의 전압강하가 더 작게 일어나는 레이저 열처리한 소자에서 더 큰 전류가 흐른다.




그림 5. 도핑농도 $8.75 \times 10^{16}/\text{cm}^3$ 인 소자의 순방향 $\log(\text{전류})$ -전압 특성

Fig. 5. The forward linear log I-V characteristics of $8.75 \times 10^{16}/\text{cm}^3$ doped device.

그리고 그림 3(b)에서 도핑농도가 $2.5 \times 10^{18}/\text{cm}^3$ 인 소자의 경우에 레이저로 열처리한 소자에서는 MS접합에 의한 전위장벽이 얇아서 캐리어의 터널링이 나타난 것으로 보이며, 따라서 저항과 같은 특성이 관찰되었다. 열처리하지 않은 경우도 선형적인 특성은 관찰되지 않았지만 도판트 농도의 증가로 결정 입계의 장벽이 감소하는 것은 쇼트키 장벽을 통한 터널링이 많이 일어났기 때문일 것이다.

2. 역방향 전류 전압 특성

그림 6, 그림 7에 열처리하지 않은 소자와 레이저 열처리한 소자에 대한 역방향 특성을 나타내었다. 모든 경우에서 뚜렷한 항복 전압을 관찰할 수 없었으나 레이저 열처리를 한 소자가 항복 전압 및 soft 항복 현상이 레이저 열처리하지 않은 소자보다 개선되었음을 관

찰할 수 있었다. 레이저 열처리하지 않은 소자의 경우에서 더욱 soft 항복 현상이 잘 나타나는 것은 다음과 같이 설명할 수 있다. 첫째, 금속 접합에 의해서 형성된 공핍층 내에는 결정 입계가 공급하는 많은 트랩들이 존재한다. 이 트랩들을 경유하여 캐리어의 방출이 이루어지고 항복 현상을 증가시킨다. 둘째, 결정 입계를 중심으로 형성된 공핍층이 강한 전계에 의해 먼저 항복되고, 전체 항복 현상을 증가시킨다. 레이저로 열처리한 경우에는 트랩 밀도가 감소되고 결정 입계의 수가 감소되어 이러한 soft 항복 현상이 개선될 수 있다.

도핑 농도가 $2.5 \times 10^{18}/\text{cm}^3$ 인 경우에도 순방향 특성과 마찬가지로 역방향 특성에서도 이 농도에서 역시 특과 효과가 나타나고 있음을 보여 주고 있다.




그림 6. 열처리하지 않은 소자의 도핑농도에 따른 역방향 전류 전압 특성

Fig. 6. The reverse I-V characteristics of unannealed device for doping concentration.




그림 7. 레이저 열처리한 소자의 도핑농도에 따른 역방향 전류-전압 특성

Fig. 7. The reverse I-V characteristics of laser annealed device for doping concentration.

레이저 열처리한 소자와 레이저 열처리하지 않은 소자 모두 농도가 감소할수록 최종 항복 현상이 늦게 일어났지만 가장 낮은 도판트 농도인 $8.75 \times 10^{15}/\text{cm}^3$ 의

경우에 soft 항복 현상이 뚜렷이 관찰되었다. 이것은 도판트 농도가 낮아짐에 따라 금속 접합에 의한 공핍 층이 다결정실리콘층과 벌크산화막의 경계까지 확대되어, 생성전류(generation current)^[7]의 증가를 가져오는 트랩을 이곳에 있는 많은 결합들로부터 제공 받기 때문인 것으로 추측된다.

IV. 결 론

레이저 열처리한 다결정 실리콘과 레이저 열처리하지 않은 다결정 실리콘에 쇼트키 다이오드를 제작하고 그 선기적 특성을 측정, 비교하였다.

측정결과 레이저로 열처리한 시료에 제작한 소자에서 더 큰 전류가 측정되었으며 더 낮은 임계전압이 나타났다. 이것은 레이저 열처리로 결정입성이 크게 성장됨에 따라 결정입계가 줄어들이 도판트의 격리가 줄어들고 포획준위밀도가 감소되어 결정입계의 전위장벽이 낮아졌기 때문으로 생각된다. 고농도($2.5 \times 10^{18}/\text{cm}^3$)에서는 두 경우에 모두 터널링효과가 크게 일어났다. 그리고 약 0.7V보다 낮은 전압에서는 재결합성분이 우세하므로 열처리하지 않고 제작한 소자의 경우에 결정입계의 수가 많아 포획준위밀도가 크기 때문에 더 큰 전류가 측정되었다.

레이저에 의한 열처리는 soft 항복현상을 줄일 수 있었다. 불순물농도가 $8.75 \times 10^{15}/\text{cm}^3$ 인 소자의 경우 레이저 열처리한 소자와 레이저 열처리하지 않은 소자에서 모두 불순물 농도가 더 큰 경우보다 역방향 전류가 오히려 더 커지는 현상이 나타났다. 이는 공핍층이 밑에 있는 산화막의 표면까지 확장되어 이곳의 트랩을 매개로 하여 전류가 형성된 것으로 보인다.

본 실험에서 레이저 열처리하여 제작한 쇼트키 다이오드는 BICMOS의 clamp cell이나 SRAM에서

radiation hardening을 위한 채환요소로 사용하기에는 턴-온 전압이 비교적 큰 편이었다. 턴-온 전압을 낮추기 위해서는 결정입계의 전압강하를 줄여야 하므로 설계시 소자의 크기를 줄여야겠고, 결정입계 포획준위의 밀도를 감소시키기 위한 열처리 조건을 더 찾아야 한다.

참 고 문 헌

- [1] Yong Seo Koo et al., "A High-Speed Si Bipolar Transistor with SAVEN," *Jpn. J. Appl. Physics*, vol.31, pp.2460-2406, 1992.
- [2] Simon Verghese et al., "A Novel CMOS SRAM Feedback Element for SEU Environments," *IEEE Trans. Nuclear Science*, vol.34, pp.1641-1646, 1987.
- [3] J. L. Andrews et al., "Single Event Error Immune CMOS RAM," *IEEE Trans. Nuclear Science*, vol.29, pp.2040-2043, 1982
- [4] S. E. Diehl et al., "Error Analysis and Prevention of Cosmic Ion-Induced Soft Errors in Static CMOS RAMs," *IEEE Trans. Nuclear Science*, vol.29, pp. 2032-2039, 1982.
- [5] N. C. Lu et al., "Modeling and Optimization of Monolithic Polycrystalline Silicon Resistors," *IEEE Trans. Electron Devices*, vol.28, pp.818-830.
- [6] A. K. Ghosh et al., "Theory of the Electrical and Photovoltaic Properties of Polycrystalline Silicon," *J. Appl. Physics*, vol.51, pp.446-454, 1980.
- [7] A. S. Grove, *Physics and Technology of Semiconductor Devices*, Wiley, p.131, 1967.

저 자 소 개

金 宰 永(正會員) 第30卷 A編 第10號 參照

具 用 書(正會員) 第30卷 A編 第10號 參照

姜 文 祥(正會員) 第30卷 A編 第10號 參照

安 哲(正會員) 第30卷 A編 第10號 參照