

ATM 시스템 경보 취합 장치 설계 및 개발

양 충 렬[†] · 김 진 태^{††}

요 약

ATM 경보 취합 장치는 1,024×1,024의 대용량 ATM 교환기의 하드웨어 고장 취합 기능을 지원하기 위한 목적으로 8비트 소형 마이크로프로세서 및 EIA-232C 통신 방법을 이용하여 AGIA(Alarm Gathering Interface board Assembly)로 부르는 단일 보드로 개발되었고, ATM 교환기를 구성하는 각 서브시스템 하드웨어 불럭 및 모듈에 대해 온라인 시험을 통하여 성능이 입증되었다. 본 논문은 ATM 교환기의 하드웨어 장애 경보 신호의 관리를 위한 경보 취합 장치의 설계 및 개발에 관하여 기술하였으며 이는 추후 성능이 더욱 우수한 대용량 ATM 교환기의 유지 및 운용 기능을 개발하는데 이용될 수 있다. 아울러 ATM 교환기 경보 취합 장치에 대한 향후 연구 항목을 제시하였다.

Design and Development of an Alarm Gathering Interface Equipment for ATM Switching System

Choong-Reol Yang[†] · Jin-Tae Kim^{††}

ABSTRACT

An alarm gathering interface equipment has been developed to collect the hardware failure activities in 1,024×1,024 ATM switching system. The equipment uses 8-bit microprocessor and EIA-232C port, and is fabricated in a single board, which called Alarm Gathering Interface board Assembly(AGIA). It is programmed to ensure flexibility in modification and expansion of the system capability. The performance is successfully proved through communication test with hardware blocks or modules consisting a ATM switching system. In this paper, we describes alarm signal management system of ATM switching system, these techniques can be used to develop operation and maintenance functions for more superior ATM switching system in the near future. we additionally have presented some items for further study on alarm subsystem of an ATM switching system.

1. 서 론

ATM(Asynchronous Transfer Mode) 교환기의 장

에 관리는 시스템에서 발생하는 장애 및 경보 소스를 주기적으로 감시하여 장애 발생 위치 및 장애 내용을 경보 메시지로 운용자에게 알려 주며 모든 경보 표시는 텍스트 메시지, 그래픽 또는 멀티미디어를 이용한 다양한 가칭 경보로 제공할 수 있다. 따라서 ATM 교환기의 경보 취합 장치(AGIA: Alarm Gathering Interface board Assembly)는 시스템을 구성하는 여러 서브 시스템으로부터 발생하는 최대 128개의 하드웨어

※본 개발 과제는 KT 출연금으로 수행되고 (주)대우가 참여하였다.

† 정 회 원: ETRI 신호서비스연구실 선임연구원
†† 정 회 원: ETRI 신호서비스연구실장(책임연구원)

논문접수: 1996년 2월 21일, 심사완료: 1996년 8월 27일

어 장애를 전달하여 취합하고 다양한 통신 방법의 프로토콜을 탑재하여 융통성 있게 응용될 수 있도록 설계, 취합된 경보 소스를 시스템 운용 유지 프로세서에 효과적으로 전달함으로써 시스템 고장을 신속하게 정상 상태로 복구하여 가입자 서비스에 대한 신뢰도를 확보하는 데에 목적이 있다.

본 장치는 설계 목적에 부합되고 2조의 EIA-232C 직렬 통신 포트를 제공하는 점을 고려하여 8비트 마이크로 프로세서^[1]를 사용하였으며, OMP에 경보 보고시 시스템 버스를 사용하지 않고 EIA-232C 버스를 이용함으로써 OMP의 부하를 줄이고 복잡한 프로토콜을 갖출 필요성이 없어 간단한 방법으로 경보 데이터 처리가 될 수 있도록 설계되었다.

본 논문에서는 2장에 ATM 교환기의 장애 경보 취합 관리 체계와, 장애경보처리 알고리즘 제어계와의 인터페이스 및 장치 설계를 서술하고, 3장에 개발 및 성능 시험 결과를 서술하였으며, 끝으로 4장에 결론 및 향후 발전 방향을 검토하였다.


2. 장애경보취합 장치 설계 및 개발

2.1 시스템 장애경보취합 관리체계

(그림 1)은 IPC(Inter Processor Communication) 통신에 의한 경보 전달 체계를 나타내며, 시스템이 정상인 상태이어서 IPC 경로로 통신이 가능할 때 피 경보 장치들로부터 경보 취합 장치에 취합된 경보 소스가

OMP(Operational & Maintenance Control Module)에 보고되는 경로를 보여준다. 접선은 하드웨어 백 보드 단위로 취합된 피경보 소스로서 CCCP(Call and Connection Control Processor)에 전달된 후 IMI(Inter-Module Interface) 통신에 의해 AGIA→CCCP→CMDH(Cell MUX/DMUX Block)→ASNМ(Access Switching Network Module)→ISNM(Interconnection Switching Network Module)→CMDH→OMP 경로로 상위에 보고된다. 한편, 시스템이 비정상이어서 이러한 경로로 IPC 통신이 불가능할 때에는 ALS의 AGIA는 (그림 1)의 경보 케이블(direct alarm cable)을 통하여 ACS의 AGIA로 랙 경보 데이터를 포함한 CCCP, CMDH 및 ASNМ의 전원 장애 및 이중화 장애 등의 데이터를 직접 전송하고 여기서 다시 OMP에 최종 보고된다. 이 때 ALS 당 3개(ASNМ, CMDH dual down, CCCP down)의 IPC 장애 소스를 할당하였다. 결과적으로 정상 시 ALS에서는 ALS측 AGIA로 하여금 서버 시스템인 CCCP, CMDH, ASNМ 등의 피 경보 장치들의 장애 상태를 각각의 해당 백 보드로 부터 하드웨어적으로 취합하는 방법으로 장애 여부를 감시하도록 하고, 장애가 발생하면 IPC 경로를 통하여 OMP에 보고하고, ACS는 ACS의 AGIA로 하여금 서버 시스템인 CCCP, CMDH, ISNM 등의 피 경보 장치들의 장애 상태를 감시한다.

AGIH(Alarm Gathering Interface Hardware)는 ALS(ATM Local switching Subsystem), ACS(ATM Central




(그림 1) ATM 시스템의 경보 전달 체계
(Fig. 1) Alarm transfer system in ATM system

Switching Subsystem)내의 소프트웨어적으로 수집할 수 없는 경보 신호를 수집하는 하드웨어 블록으로서 AGIA와 AGBB로 구성되며 AGIA는 보드 전면의 EIA-232C(Electronic Industrial Association-232C) 직렬 포트를 통해 CCCP, OMP와 통신을 한다. ALS측의 AGIH는 피 경보 장치들로부터 취합된 경보 소스를 EIA-232C 직렬 통신 포트를 통해 CCCP에 보고하고 CCCP는 ALS들과 ACS사이를 각 모듈과 ASNM, ISNM을 물리적, 논리적으로 연결하는 프로토콜인 IMI를 사용하여 OMP에 보고하며, ALS의 경보 상태를 ACS(OMPH)로 전송할 수 없는 장애 발생 시에는 직접 ACS의 AGIH로 하드웨어 경보를 전송한다. 한편, ACS 측의 AGIH는 EIA-232C 직렬 통신 포트를 통해 직접 OMP에 보고한다.

ATM 교환기에서 장애 상태로 인한 피경보 장치의 경보 소스를 취합하기 위하여 소프트웨어에 의한 방법과 하드웨어에 의한 방법 두 가지를 병행하여 사용하며, 각 제어 장치가 가능한 자신의 제어 아래에 있는 자원에 대하여 소프트웨어에 의한 방법으로 경보 소스를 취합하고, 소프트웨어에 의한 방법으로 취합 불가능한 일부 하드웨어 장애 경보는 각각의 제어 장치가 직접 처리하며, 하드웨어 상태 수집은 가능한 최소화한다. 각 제어 장치에 의해 수집된 장애 경보는 자신이 속한 서브 시스템의 유지 보수 모듈인 ASNM 또는 OMCM(Operation & Maintenance Control Module)으로 보고되거나 감지되며, ASNM은 수집된 경보 소스들을 ACS의 OMCM으로 보고한다. OMCM은 시스템 전체적인 OAM(Operation & Maintenance) 체계에 따라 출력 메시지를 송출하며, 각종 유지 보수 조치사항을 고장이 발생한 서브 시스템에 통보한다. OMCM으로부터 입력되는 운용자 메시지는 해당 모듈에 이를 요구하며 그로부터 수신된 데이터를 출력한다.

(그림 1)에서 ALS, ACS의 서브 시스템에서 발생하는 피경보 데이터는 각 서브 시스템의 백 보드로부터 경보 수집용 케이블을 통하여 각각의 AGIA에 수집되고 이렇게 수집된 경보 데이터는 시스템이 정상적일 때에는 IMI 통신에 의해 OMP에 보고되지만 비정상적일 때에는 다시 경보 케이블을 통하여 하드웨어적으로 ACS의 AGIA를 통해 OMP에 보고된다. 경보 취합 논리는 (그림 2)와 같고 통신은 EIA-232C 직

렬 포트에 의해 Tx, Rx 및 GND 신호를 사용하고 AGIA 자체 기능의 이상 여부를 감지하기 위하여 DTR (Data Terminal Ready) 신호 선^[3]을 사용한다. 경보 취합 장치의 경보 신호 레벨은 TTL Level "H"(2.2Vdc~5.25Vdc)로 받아 들이며 정상 상태에서는 TTL L(low) 신호가 유지된다.



(그림 2) 하드웨어적 경보 취합 논리
(Fig. 2) Alarm gathering logic in hardware side

2.2 장애경보처리 알고리즘

ATM 교환기 시스템을 구성하는 각각의 하드웨어 블록 또는 모듈로부터 장애 경보 소스를 관리하기 위하여 경보 케이블을 실장한 시점부터 경보취합장치에서 관리하며, 경보취합장치는 처음 시스템에 실장하거나 전원 스위치를 켜다가 켜는 등의 초기화 시에는 시스템의 전체 경보 상태를 읽어 ATM 시스템 운용유지장치인 OMP 또는 CCCP에 보고하고, 이후 1초 단위 간격으로 계속적으로 반복 스캐닝한다. 이때 시스템에서 발생하는 장애 상태를 보다 논리적이고 정확하게 감지하기 위하여 경보 데이터 저장부에 저장된 전체 128개 경보 소스 데이터(이는 대용량의 ATM 교환기 시스템의 장애 관리가 가능한 소스 수준임)를 3회 스캐닝하고 3회 저장된 데이터를 비교하여 CCCP, PMP에 경보 발생을 보고하는데, 만약 상태 변화가 있으면 저장하고 변화가 없으면 그 데이터는 자동 폐기하며 3회 스캐닝하는 도중에 새로 경보가 발생하면 이는 다음 스캔 때 읽혀지고 최소한 6초내에 판정되어 보고된다. 경보 데이터의 3회 스캔은 경우 횟수 8개 각각에 대해 (표 1)과 같은 부울 논리를 적용하여 그 결과가 2회 이상 나타난 상태를 처리하도록 설정되어 있다. 즉, 일시적으로 한번 발생한 전원 장애 또는 알수없는 신호는 일단경보 신호로 읽혀지지만 부울 논리에 의해 정상으로 처리된다. OMP 또는 CCCP가 상태 관리를 위하여 주기적으로 임의

의 경보 소스 데이터를 요구하며 AGIA는 그 요구된 경보 데이터를 전송한다. 그리고 경보 상태가 정상 상태로 복구되면 경보취합장치는 즉시 상태 변화를 처리하고, 그 결과를 시스템 운용 유지 프로세서인 OMP 또는 CCCP에 보고한다.

AGIA가 128개 경보 소스를 1회 스캐닝하는 시간은 CPU 내부 타이머 모드를 이용하여 1초로 설정하였으며 3회 스캐닝에 소요되는 시간은 정확히 3초이다. 실제로 1회 스캐닝 시간에서 데이터를 읽는 것은 약 500ms 이고 나머지(500ms)는 처리하고 남은 시간(CPU idle time)이다. 1초 타임 아웃되기 전까지 500ms 동안 1회 읽고 500ms 휴지시간(idle time), 다시 타임 아웃 셋팅 해놓고 2회째 읽고 idle time, 또 타임 아웃 셋팅해 놓고 3회째 읽도록 설계되었다.

2.3 ATM 제어계와의 인터페이스

ATM VC 교환기의 제어계 프로세서는 Super Sparc CPU를 채용하는 이중화 구조로서 이중화 제어 보드는 제어계 백플레인 보드에서 wired-OR 되어 AGIA와 1개의 EIA-232C 직렬 통신 포트에 의해 통신한다. 이 제어계는 ACS 및 ALS 각 서브 시스템 마다 실장되는 CCCPH, OMPH이며 CCCPH는 ALS내의 모든 유지 보수 기능을 수행하는 하드웨어로서 이중화 구조를 가지며 최소한의 하드웨어 경보 수집 기능과 OMP로 최소한의 하드웨어 경보를 전송하고, OMPH는 시스템 차원의 유지 보수 기능을 수행하는 OMP의 하드웨어로서 이중화 구조를 가지며 다수의 프로세서 입출력을 다중/역 다중(multiplexing/demultiplexing)하는 CMDH와 정합된다. AGIA는 CCCP, OMP와 경보 처리를 위하여 인터페이스한다.

2.4 ATM 장애 경보 취합 장치 설계

본 장치는 ATM 교환기를 구성하는 ALS 및 ACS 서브 시스템에 실장되어 피 경보 장치들로부터 IPC 메시지로 취합할 수 없는 장애 경보 소스를 취합한다. ATM 교환기에서 취급하고자 하는 경보 종류는 단일 컨트롤러 구성 장치의 탈장 경보(PEF:PBA Eject Failure), 기능 장애 경보(DFF:Down Function Failure), 전원 장치 기능 장애 경보(DPF:Down Power Failure), 다수 컨트롤러 구성 장치의 모든 PBA 탈장 경보(APEF:All PEF), 모든 PBA 기능 장애 경보

(ALFF:All Function Failure), 전원 장치 기능 장애 경보(DPF), 이중화 구성 장치의 이중화 장치 탈장(DDF: Dual Down Failure), 전원 장치의 이중화 기능 장애 경보(DPF: Dual Power Failure) 그리고 시스템 랙의 입력 전원(-48Vdc), 팬 유니트(fan unit)의 기능 장애 및 온도 센서에 대한 기능 장애에 관한 기구물 경보로 분류하였다. 따라서 1개의 ACSR(ACS Rack), 16개의 ALSR(ALS Rack), 아날로그 및 PSTN 가입자를 위한 IWSR(Interworking System Rack)을 포함하는 1,024×1,024 대용량 ATM 교환기를 목표로 할 때 각 하드웨어 블록 또는 모듈당 3개 이하의 경보 데이터를 취합할 수 있도록 필요 소스를 할당하면 취합되는 경보 소스는 128개 수준이다.

본 장치는 경보 취합 장치를 1매의 보드(AGIA)에 구현하고 이를 독립적인 백 보드 AGBB(Alarm Gathering Backplane Board)에 수용하여 하나의 경보 취합 장치 하드웨어 블록(AGIH)으로 개발하였으며, 따라서 시스템 설계 용량 규모에 따라 ATM 시스템 구조가 달라질 때에도 융통성있게 적절한 위치에 실장될 수 있다.

AGIA는 ATM 교환 시스템에서 장애 상태로 인한 최대 128개의 피 경보 장치의 경보 소스를 취합하기 위하여 소프트웨어에 의한 방법과 하드웨어에 의한 방법 두 가지를 병행하여 사용하나 각 제어 장치가 가능한 자신의 제어 아래에 있는 자원에 대하여 소프트웨어에 의한 방법으로 경보 소스를 취합하고 소프트웨어에 의한 방법으로 취합 불가능한 일부 하드웨어 장애 정보는 각각의 제어 장치가 직접 처리하며 하드웨어 상태 수집은 가능한 한 최소화한다. 각 제어 장치에 의해 수집된 장애 경보는 OMCM으로 통보되고 OMCM에 의해 장애 메시지를 출력한다. AGIA는 EIA-232C를 통하여 CCCP, OMP와 통신을 하며 모든 동작은 8bit 마이크로 프로세서에 의하여 제어된다. 신뢰성을 고려하여 자체 전원 장치(on board power module)를 두었다.

2.4.1 하드웨어 설계

개발된 AGIA 보드의 실제 형상은 (그림 3)과 같고, 회로 구성은 (그림 4)와 같으며, 다음에 기능별로 분류하여 설명한다.



(그림 3) 개발된 AGIA 보드 형상
(Fig. 3) Developed AGIA board configuration

1) 경보신호 검출 및 처리부

(그림 4)에 경보취합장치의 구성도를 나타내었다. 경보신호 검출 및 처리부는 최대 128개의 경보 소스를 처리할 수 있도록 Z80180, 8비트 마이크로 프로세서, 16개의 트랜스 페어런트 래치 및 EPLD를 이용한 논리 회로로 설계되었다. 상위 프로세서의 시스템 클럭을


사용하지 않고 8.192MHz의 자체 클럭을 사용하고, 19.6608MHz의 수정자 클럭과 드라이버 칩 2개를 채용한 분주 회로로 구성되며, 발진기 주파수를 분주하여 EIA-232C 통신을 위한 9,600b/s 신호를 발생한다. 종래의 인터럽트 방식이 아닌 폴링(polling) 방식으로 경보신호 등록 및 래치부에 들어온 경보 소스를 1초 간격으로 연속적으로 스캔하도록 설계된 것이 특징이다.

2) 경보신호 저장부


경보취합장치의 저장부로서 256Kbits의 EPROM (Erasable Programmable Read Only Memory)과 27C256 칩 1개를 사용하고, 256K비트의 SRAM(Static RAM)을 사용하였고, EPROM의 어드레스는 \$0000~\$6FFF 이고, RAM의 어드레스는 \$8000~\$FFFF까지 사용한다. (그림 5)에 이러한 메모리 맵 구성도를 나타내었다.

3) 경보신호 등록 및 래치부

각 서비스시스템 하드웨어 블록으로 부터 취합되는 최대 128개의 경보 소스를 등록하기 위하여 16개의 8비트 트랜스 페어런트 래치(74LS573)를 사용하였다.



(그림 4) AGIA 회로 구성도
(Fig. 4) AGIA circuit construction



(그림 5) 메모리 맵 구성도
(Fig. 5) Memory mapping

4) 경보신호 생성부의 구동부

EPLD 칩을 사용하여 어드레스 디코더 회로를 구성하였고 경보신호 등록 및 래치부에서 사용되는 16개의 트랜스페어런트 래치 디바이스(74LS573), 전원 리셋, 경보신호 저장부의 RAM, ROM의 동작을 인에이블시킨다.


5) 경보신호 입력 포트부

ATM 시스템 운용유지 프로세서의 각 하드웨어 블록에서 발생한 장애 경보가 케이블 포트를 통하여 취합된다. 트랜스페어런트 래치 디바이스(74LS573)와 풀업을 이용한 입력 포트에 피경보장치로 부터의 경보 케이블 포트가 TTL "L" 레벨 신호로 접속되며 최대 128개의 경보 소스를 수용 관리한다. 피 경보 장치의 전원 고장 발생시 아무 신호도 유입되지 않으면 풀업이 "H"로 되어 경보가 감지되며 기능 고장 또는 탈장시에는 피경보장치로 부터 TTL "H"신호를 받아 경보로 처리한다.

6) 경보신호 레벨 생성부

AGIA의 경보신호 입력포트에는 (그림 6)과 같이 트랜스페어런트 버퍼/래치의 신호선에 전부 4.7K 풀업저항이 연결되어 있어 이에 의해 하드웨어적 경보신호를 TTL "H" 레벨(2.2Vdc~5.25Vdc)로 받아들이며, 이 신호를 감시하므로 해서 AGIA의 기능적 고장 여부를 감지하며 AGIA에 전원이 인가되지 않을 때


에도 풀업에 의해 TTL "H"가 감지되어 고장 여부를 판단한다. 모니터 키입에 의해 통신포트를 통해 인가 된다.



(그림 6) 경보신호 레벨 생성부
(Fig. 6) Detection part of alarm signal level

7) 경보취합장치 자체 기능 감시부

경보신호 검출 및 처리부의 타이머 제어 레지스터를 셋트시키고 (그림 7)과 같이 1개의 시프트 레지스터(74LS164)를 사용하여 인터페이스하여 16개의 버퍼 인에이블 신호(ASBE0~ASBE15) 가운데 ASBE0를 주기적으로 감시토록 하여 펌웨어 기능의 정상 여부를 LED로서 감지할 수 있도록 하였다. 펌웨어가 정상일 때에는 주기적으로 버퍼1의 ASBE0를 발생시키도록 하고 74LS164를 통하여 QH의 시간 동안 경보신호 검출 및 처리부의 클럭을 카운트하여 기능의 정상 여부를 감시한다. 경보 신호 검출 및 처리부의 타이머 제어 레지스터 모드를 이용하여 /RESET 신호가 6사이클 이상 낮은 논리(L) 상태로 머물러 동작을 안하면 처리를 종료하고 어드레스 0번지(0000H)




(그림 7) 자체 기능 감시부
(Fig. 7) Self monitoring part

부터 다시 실행하게 한다.

8) 경보 데이터 전송부

(그림 8)과 같이 2개의 EIA-232C 직렬 통신 포트와 MAX232C 디바이스를 사용하였고, 한개는 AGBB에 설치되어 각 서브시스템의 하드웨어 장애 경보를 수집하고, 다른 한개는 보드 전면의 직렬 포트를 이용하여 ATM 운용시스템과 통신하거나 데이터를 전송한다. 사용되는 신호는 데이터 전송 신호(Tx), 데이터 수신 신호(Rx), GND 및 DTR(Data Terminal Ready) 신호등 4개의 신호선이다.



(그림 8) 경보 데이터 전송부
(Fig. 8) Transferring part of alarm data

9) 하드웨어적 경보신호 등록부


경보취합장치에 취합된 각 ATM 서브시스템 하드웨어의 장애 경보 내용을 시스템 통신 경로를 통하여 정상적으로 ATM 운용시스템(OMP또는 CCCP)에 보고할 수 없을 때 경보 케이블을 통하여 직접 그 경보 내용을 보고할 수 있도록 경보 신호를 등록한다.

10) 하드웨어적 경보신호 생성부

EPLD를 사용하여 하드웨어적 경보신호 등록부에 등록된 신호를 조합하여 간략화된 신호 형태로 ATM 운용 시스템에 보고한다. (그림 9)에 하드웨어적 경보신호 생성부 회로를 나타내었다. 경보신호 및 랫치부의 CCCP, CMDH, ASNM 및 락 경보신호에 관한 하드웨어적 경보 신호를 GAL을 통해 생성하였다.

11) 백플레인 보드

백 플레인 보드 AGBB는 ATM 교환기의 ALS와 ACS 내에 각각 1매씩 구성되어 ATM 교환기의 경보 취합 장치인 AGIA 1 매와 각 하드웨어 블록의 경보 소스 케이블을 수용하는 백 보드로서 ATM 표준 규격에 따라 265H×288W×1.6t mm의 크기로 4층 설계



(그림 9) 하드웨어적 경보신호 생성부
(Fig. 9) Hardware alarm signal generation part

되었다. 4×6으로 구성되는 일반 신호 커넥터, 40 암페어 전류 용량을 갖는 고전력 전원 핀의 커넥터(female), 하드웨어 블록 당 3개의 경보 소스를 할당하는 3×3 경보 수집용 커넥터, 128개의 하드웨어 경보 소스 케이블이 실장 되는 더미 커넥터, CCCP 및 OMP와 경보 데이터를 송수신하는 EIA-232C 포트를 제공하여 상위 유지 보수 제어계(CCCP, OMP)와 EIA-232C 버스를 상호 연결하고, ALS내에 있는 IPC경로 장애 경보를 ACS에 있는 AGIA로 송신하는 2개의 직렬 포트 및 AGIA의 온 보드 파워 모듈에 필요한 입력 전원을 -48V와 GND(ground)를 제공하는 전원 탭(power tap)을 포함한다.

2.4.2 소프트웨어 설계

AGIA 펌웨어(AGIC: Alarm Gathering Interface Controller)는 CPU의 제어하에 각 하드웨어 블록에서 발생하는 경보 소스들을 취합하여 그 결과를 OMP의 요구에 의해 전송하는 프로그램으로서 경보 소스로부터 경보 데이터 취합, 유지 보수 프로세서와의 통신 및 취합된 경보 소스 데이터를 송신하는 주요 기능들을 가진다. AGIA는 각종 소자, 메모리 초기화 및 경보 데이터를 취합하는 주 프로그램, 유지 보수 프로세서와의 통신 및 취합된 경보 데이터를 송신하는 처리 프로그램, 프로그램 디버그를 위한 모니터 기능 및 각 프로그램에서 사용되는 메모리를 예약하는 메모리 예약 프로그램으로 구성된다. 주 프로그램은 C 언어로 작성되었으며 나머지는 어셈블리로 짜여져 Z80180 어셈블러, 컴파일러 및 링크 프로그램이 필요하다.

2.4.2.1 장애 경보처리 방법

본 장치의 시스템 장애 경보 처리 방법은 다음과 같다.

1) 경보취합장치는 처음 시스템에 실장하거나 전원 스위치를 켜다가 켜는 등의 초기화시에는 시스템의 전체 경보 상태를 읽어 ATM 시스템 운용 유지장치인 OMP 또는 CCCP에 보고하고, 이후 1초 단위 간격으로 계속적으로 반복 스캔한다. 시스템에서 발생하는 장애 상태를 보다 논리적이고 정확하게 감지하기 위하여 경보 데이터 저장부에 저장된 전체 128개 경보 소스 데이터(이

는 대용량의 ATM 교환기 시스템의 장애 관리가 가능한 소스 수준이다)를 3회 스캐닝하고 3회 저장된 데이터를 비교하여 부울 논리에 따라 판정한 후 그 결과를 시스템 운용유지장치인 OMP 또는 CCCP에 보고한다.

2) ATM 교환기 시스템을 구성하는 각각의 하드웨어 블록 또는 모듈로 부터 장애 경보 소스를 관리하기 위하여 경보 케이블을 통하여 경보취합장치에 등록된다.

3) 경보취합장치는 시스템의 경보 상태를 3회 읽은 후 이전에 3회읽은 데이터와 비교하여 상태 변화가 있으면 저장하고 변화가 없으면 그 데이터는 자동 폐기하며, 3회 스캔하는 도중에 새로 경보가 발생하면 이는 다음 스캔 때 읽혀지고 최소한 6초내에 판정되어 보고된다. 경보 데이터의 3회 스캔은 경우 횟수 8개 각각에 대해 <표 1>과 같은 부울 논리를 적용하여 그 결과가 2회 이상 나타난 상태를 처리하도록 설정되어 있다. 즉, 일시적으로 한번 발생한 전원 장애 또는 알수없는 신호는 일단경보 신호로 읽혀지지만 부울 논리에 의해 정상으로 처리된다. (그림 10)은 경보 처리 알고리즘이다.

4) OMP 또는 CCCP는 초기화시 또는 상태 관리를 위하여 임의의 경보 소스 데이터를 요구하며 이때 그 요구된 경보 데이터를 전송한다. 경보 상태가 복구되면 경보취합장치는 즉시 상태 변화를 처리하고 그 결과를 시스템 운용 유지 프로세서인 OMP 또는 CCCP에 보고한다.

2.4.2.2 경보 처리 방법 구현

(그림 11)은 AGIA와 OMP간 통신 방법을 나타내며, 이 때 사용되는 AGIA와 OMP간의 통신은 (그림 12)와 같이 8비트 캐릭터 코드로 조합된 포맷 형식으로 수행한다. 포맷의 최상위 비트 D7은 경보 또는 정상 상태를 표시하기 위한 상태 코드로서 경보일 때 1, 정상일 때 0으로 표시되고, D6~D0의 2진 부호로 128개(2⁷)의 경보 소스 번호를 표시한다. (그림 13)은 경보 소스 처리 흐름도를 나타낸다. AGIA는 기본적으로 초기화시에 OMP로 전체 경보 데이터를 보고하며, 경보가 발생하면 CPU는 자체 시험을 시작하여 메모리 및 플래그를 초기화(즉, 메모리에 저장된 경


```

Bit_to_Byte( item1, item2, item3 )
uchar item1, item2, item3;
{
    int i;
    uchar data;

    for( i=0; i<8; i++ ) {
        bit_buff[FIRST][i] = item1 & 0x01;
        if( bit_buff[FIRST][i]==CLEAR )
            bit_buff[FIRST][i] = CLEAR;
        else bit_buff[FIRST][i] = 0x01;
        item1 = ( item1 >> 1 );
    }

    for( i=0; i<8; i++ ) {
        bit_buff[SECOND][i] = item2 & 0x01;
        if( bit_buff[SECOND][i]==CLEAR )
            bit_buff[SECOND][i] = CLEAR;
        else bit_buff[SECOND][i] = 0x01;
        item2 = ( item2 >> 1 );
    }

    for( i=0; i<8; i++ ) {
        bit_buff[THIRD][i] = item3 & 0x01;
        if( bit_buff[THIRD][i]==CLEAR ) {
            if( bit_buff[SECOND][i] == CLEAR ) {
                bit_buff[CURRENT][i] = CLEAR;
            }
            else {
                if( bit_buff[FIRST][i] == CLEAR )
                    bit_buff[CURRENT][i] = CLEAR;
                else bit_buff[CURRENT][i] = 0x01;
            }
        }
        else {
            if( bit_buff[SECOND][i] == 0x01 ) {
                bit_buff[CURRENT][i] = 0x01;
            }
            else {
                if( bit_buff[FIRST][i] == CLEAR )
                    bit_buff[CURRENT][i] = CLEAR;
                else bit_buff[CURRENT][i] = 0x01;
            }
        }
        item3 = ( item3 >> 1 );
    }

    data = ( bit_buff[CURRENT][7] * 128 ) + ( bit_buff[CURRENT][6] * 64 )
          + ( bit_buff[CURRENT][5] * 32 ) + ( bit_buff[CURRENT][4] * 16 )
          + ( bit_buff[CURRENT][3] * 8 ) + ( bit_buff[CURRENT][2] * 4 )
          + ( bit_buff[CURRENT][1] * 2 ) + ( bit_buff[CURRENT][0] * 1 );

    return( data );
}

```


(그림 10) 경보 처리 알고리즘
(Fig. 10) Algorithm for alarm processing

〈표 1〉 경보처리 알고리즘
 <Table 1> Algorithm for alarm processing

| 경우 회수 | 1회 스캔 | 2회 스캔 | 3회 스캔 | 결과 처리 |
|-------|-------|-------|-------|-------|
| 1 | N | N | N | N |
| 2 | N | N | A | N |
| 3 | N | A | N | N |
| 4 | N | A | A | A |
| 5 | A | N | N | N |
| 6 | A | N | A | A |
| 7 | A | A | N | A |
| 8 | A | A | A | A |

N: Normal(정상), A: Alarm(경보)

보 소스 테이블을 읽은 다음 메모리에 저장)한 다음, 앞에서 서술한 경보 처리 알고리즘에 따라 발생 경보 데이터를 3회 읽어 결정된 경보 데이터를 소스 데이터와 비교한 후 경보 소스를 카운트하고 소스 테이블을 갱신(update)한 다음 OMP에 경보를 보고하는 방법으로 경보 데이터를 처리한다. 이 때 OMP로부터 데이터 요구가 없으면 모니터에 상태 표시를 하지만,



(그림 11) AGIA와 OMP간 통신 방법

(Fig. 11) Communication method between AGIA and OMP

OMP로부터 특정 경보 또는 전체 경보 소스 데이터의 요구가 있으면 해당 데이터를 전송하고 서버 시스템 내의 경보 소스를 계속적으로 폴링한다. 경보가 복구되면 AGIA는 OMP에 복구 완료 신호를 보내고 OMP는 이 신호를 접수한 후 해당 경보를 해제한다.

AGIA는 기존 TDX-10에서 사용한 인터럽트 방식과는 달리 폴링 방식으로 설계되었으며 따라서 발생 경보 수 만큼 계속적으로 읽어 들인 다음 처리 한다.

MSB

LSB

| | | | | | | | |
|----|----|----|----|----|----|----|----|
| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
|----|----|----|----|----|----|----|----|

(그림 12) 8비트 캐릭터 코드 통신 포맷


(Fig. 12) Communication format with the 8bits character-based code

3. 개발 및 성능 시험


본 장치의 개발 및 성능 시험은 시험지그에서의 오프라인 시험, 시스템에서의 온라인 시험 및 시스템 프로세서에서의 온라인 시험 등 세단계로 수행되었으며, 초기 ATM 버전 부터 계속 성능 개선을 하여 현재 ATM-E 버전에 적용되고 있다. AGIA에 할당된 경보 소스는 교환기를 구성하는 각 하드웨어 블록 또는 모듈별 장에 경보별로 할당되어 있고 이러한 내용을 시스템에 등록해 놓았기 때문에 하드웨어 블록 또는 모듈별로 실시되었다. 개발 및 성능 평가는 본 장치의 신호 및 기능 특성과 시험 내용의 특성 때문에 정량, 정성적 데이터를 제시하는 것은 사실상 불가능하며 추후 개발 평가를 위한 품질보증 시험을 통하여 입증되어야 할 것이다.

3.1 시험지그에 의한 오프라인 시험

시험지그를 구성하는 프로세서 보드, 백 플레인 보드 및 펌웨어는 본 장치의 AGIA, AGBB를 수정하여 제작되었으며, 오프라인 상태에서 특정 경보 소스를 경보, 해제하였을 때 정상적으로 기능을 발휘하는지, 시스템에서 임의의 경보 소스 데이터를 요구하였을 때 정상적으로 보고하는지, 경보 상태에 변화가 있었을 때 정상적으로 인지하고 시스템에 보고하는지 등 전송한 경보 취합 장치가 갖는 기능을 모두 시험 확



(그림 13) 경보처리 흐름도
 (Fig. 13) Flowchart for alarm processing



(그림 14) 시험지그 구성
 (Fig. 14) Test jig configuration

인하였다.

3.2 경보 취합 장치에서의 온라인 시험

IPC 경로가 정상적으로 동작하는 교환기에서 시스템을 구성하는 각 하드웨어 블록 또는 모듈 단위 포트를 할당하여 케이블에 의해 AGIA에 연결된 상태에서 전술한 기능 장애, 전원 장애 및 탈장 등의 장애를 인위적으로 발생시켰을 때 AGIA가 정상적인 기능을 발휘하는지 시험하였다. 그리고 IPC 경로의 장애로 인하여, 시스템에 정상적인 경보 상태 보고가 불가능할 때 하드웨어 경보 케이블을 통하여 인지하는지 시험하였으며, 이러한 과정이 시스템에 정상적으로 보고되는지 시스템 프로세서와 연계하여 시험 확인하였다.


3.3 시스템 프로세서에서의 온라인 시험

위 1, 2장의 시험을 시스템 프로세서에 응용 프로그램을 탑재하여 수행하는 시험으로 (그림 15)에 초기 버전의 AGIA와 CCCP간 소프트웨어적 통신 구조를 나타내었다. 시스템이 운용되면 OMP의 부우터(booter)가 동작하여 디스크에서 OS를 읽어 IPC 경로로 CCCP에 시험 환경을 제공하는데 이 때 디스크에 OS대신 AGIA 응용 프로그램(AGIA_AP)을 탑재하면 OMP는 소형 ATM 교환기를 위한 운영 체제(CROS) 대신 AGIA_AP를 로딩하게 된다. CCCP 부터는 OMP에서 시험 환경을 받아서 메모리에 쌓아 두었다가 다 받으면 동작을 개시한다. IOIA는 PSAA의 경로의 정상 여부를 감지할 수 있으며 정상일 때

CCCP와 AGIA는 데이터의 교환이 가능하고, 비 정상일 때에는 읽기/쓰기(read/write) 불가능을 프로세서에 통보한다. PSAA는 25핀 타입의 표준 연결을 이용한 EIA-232C에 프린터, 단말기 포트 등이 연결되어 활성 I/O와 단말기 간을 자동 연결하는데 CCCP, OMP에는 각각 CROS를 탑재하고 있어 OMP에서 AGIA와의 통신 기능을 시험하고 모니터하기 위해서 필요한 운용은 호스트에서 부터 OMP의 CROS까지 운용자의 소프트웨어 명령에 의한 방법으로 자동 수행된다. 따라서 CCCP 또는 OMP의 CROS에 AGIA_AP을 탑재하고 상대측 AGIA에도 AGIA_AP를 탑재하여 각각 송신,수신 및 수신, 송신 명령어로 통신 기능을 확인하는 방법이 가능하다. 이와 같이 CCCP가 AGIA에 주기적으로 경보 데이터를 요구하면 AGIA 내부 CPU에 소프트웨어적 인터럽트가 발생하고 CPU에 write한 후 CCCP에 해당 데이터를 전송하는데 이는 CCCP측에서 AGIA로 부터 보내 온 데이터 내용을 모니터링 하거나 AGIA측에서 모니터할 수 있다.

4. 결 론

본 장치는 1,024×1,024대용량 ATM 교환기의 경보 취합 장치로 개발되었으며 제 시험을 통하여 현재 시스템에서 운용 중에 있다. 경보처리 알고리즘에 장치의 성능이 좌우된다고 하겠으며, 경보 취합 기능은 시스템을 구성하는 각 하드웨어 장치로 부터 TTL "H"의 경보 신호를 받아서 처리하는데 이들 각 장치



(그림 15) AGIA와 CCCP간 통신 시험 구조
 (Fig. 15) Structure for communication test between AGIA and CCCP

들의 경보 출력 회로의 표준화가 요구되었으나 출력 할 소스 수가 달라 표준화를 추진하지 않았으며, 시험 상의 어려운 점은 시스템 용량이 커질수록 많은 시험 횟수와 시간이 요구된다는 점이다. 본 개발을 통하여 교환기 시스템을 구성하는 하드웨어의 피경보 데이터의 관리 체계에 관한 설계 기술을 확보하였으며 이 기술은 더 나은 ATM 교환기의 유지 및 운용 기능을 개발하는 데에 이용될 수 있고, 향후 경보 장치의 부가적인 기능으로서 고장 발생시 운용자가 즉시 반응할 수 있도록 경보 기능, 현재 상태의 지원된 망 엘리먼트를 표시하여 망 엘리먼트 유지 보수에 관한 메시지 표시 기능, 24시간 운용을 하지 않는 경우 심각한 경보 발생 시 전화 호출 기능, 음성 합성 장치에 의해 워크스테이션에서 떨어진 운용실 등에 알림 기능 및 시스템 화재 경보 기능 등을 고려할 수 있다.

참 고 문 헌

[1] Zilog, Z80180/Z80 CPU, Zilog Product Specification, pp.351~391, 1992.
 [2] MAXIM, Applications and Product Highlights, 2-6, 1992.
 [3] 김종상, "데이터 통신 및 컴퓨터 통신", pp.107~117, 회중당, 1987.
 [4] 5ESS-2000R Switch Global Technical Description, Issue 4, Fig. 25-16 Alarm Processing Subsystem, Sep. 1993.



양 총 렬

1955년 9월 3일생
 1983년 건국대학교 전자공학과
 1989년~1990년 미국 제너럴다
 이내믹스(GDLS)사 교환
 연구원
 1986년~1992년 현대정공 기술
 연구소 연구원

1992년 6월~현재 한국 전자통신연구소 신호서비스
 연구실 선임연구원
 관심분야: 통신시스템 네트워크, 신호처리



김 진 태

1954년 12월 7일생
 1980년 인하대학교 전자공학과
 (학사)
 1982년 인하대학교 전자공학과
 (석사)
 1996년 인하대학교 전자공학과
 (박사)

1979년 12월~현재 한국 전자통신연구소 신호서비스
 연구실 실장
 관심분야: 신호 및 서비스 장치