

논문 95-4-1-09

## 스테인 에칭에 의한 실리콘 미세기계구조의 제조

\*류 인식, 설 정훈, 신 장규, 심 준환, 이 종현

### Fabrication of Silicon Micromechanical Structures by Stain Etching

\*Insik Yu, Jung-Hoon Sul, Jang-Kyoo Shin, Jun-Hwan Sim, and Jong-Hyun Lee

#### 요 약

스테인 에칭기법을 이용하여 실리콘의 도핑 농도가 높은 영역을 선택적으로 식각하는 방법을 개발하였다. 이 방법은 양극반응을 이용한 마이크로머시닝 방법에서와 같이 반응 시편의 뒷면에 전극을 연결하거나 특수한 반응기를 이용해 전류를 공급할 필요성이 없으므로 공정 단계가 간단해지고 표준적인 집적회로 공정에서도 응용될 수 있을 것이다. 또한 양극반응에서는 불가능한 구조의 시편에서도 도핑 농도가 높은 영역의 선택적인 식각이 가능하다. 본 연구에서는 스테인 에칭기법을 이용하여  $n/n^+/n$  3층 구조의 시편으로 캔틸레버 및 에어 브릿지 등을 실현하였고, 또한 양극반응에서는 불가능한  $p/p^+$  구조의 선택적 식각을 이용하여 에어 브릿지를 실현함으로써 미세기계구조의 제조 가능성을 확인하였다.

#### Abstract

We have developed a silicon etching method by which highly doped layers are selectively etched using stain etching technique. Current supply to the backside contact of silicon wafer and special reactor are not required in this method. Therefore this method is much simpler than anodic reaction method and could be applied to standard VLSI process. In addition, highly doped layers of several wafer structures, including the structures where conventional anodic reaction method cannot be used, could be preferentially etched by this technique. We have also fabricated micromechanical structures such as cantilevers and air-bridges on the  $n/n^+/n$  wafer and air-bridges on the  $p/p^+$  wafer using this stain etching technique.

#### I. 서론

단결정 실리콘을 미세가공하여 미세기계구조를

경북대학교 전자공학과

(Dept. of Electronics, Kyungpook Nat'l Univ.)

\* 경동전문대학 전자계산과

(Dept. of Computer Science, Kyungdong Junior College.)

<접수일자 : 1995년 1월 14일>


※본 연구는 경북대학교 센서기술연구소의 연구비 지원에 의해 수행되었음.

실현하는 방법에 대해서 그 동안 많은 연구가 이루어져 왔다.<sup>(1,2)</sup> 단결정 실리콘을 미세가공하는 방법으로는 우선 KOH나 EPW (ethylenediamine-pyrocatechol-water), Hydrazine 등의 이방성 식각액을 이용하여 미세구조를 제조하는 방법이 알려져 있다.<sup>(1)</sup> 이 방법은 실리콘의 (111) 결정 방향에서의 식각속도가 (100) 또는 (110) 결정 방향에서의 식각속도보다 작음을 이용한 것으로 일정 방향의 결정면만을 이용하여 미세구조를 제작함으로 해서 곡면을 가지는 미세구조를 제조할 수 없는 등 미세구조의 모양에 많은 제한을 가져오는 문제점이 있다. 최근에는 이러한 문제점을 해결하기 위해 양극반


용에 의한 미세구조의 제조 방법이 제안되었다.<sup>(2)</sup> 양극반응은 실리콘을 HF 수용액 또는 HF와 ethanol의 혼합 수용액 속에서 양극산화(anodic oxidation)하여 실리콘을 다공질화 시키고 이렇게 형성된 다공질 실리콘을 NaOH 수용액으로 치각하므로써 미세구조를 제조한다. 그러나, 양극반응에서는 시편의 뒷면에 전극을 연결하여야 하며, 특수한 형태의 반응기를 이용해야 하는 문제점이 있다. 또한 양극반응이 일어나기 위해서는 시편에 전류를 공급해 주어야 하므로 역방향 전압이 인가되는 경우, 즉 p/n 접합 형태의 기판에서는 미세구조의 제조가 불가능하였다. 본 연구에서는 이와 같은 양극반응에 의한 미세기계구조 제조 방법의 문제점을 해결하기 위하여 스테인 에칭 기법(stain etching technique)을 이용한 미세기계구조 제조 방법을 제안하였다. 먼저 n, p, n<sup>+</sup> 3가지 종류의 웨이퍼를 스테인 에칭 용액을 사용하여 치각했을 경우 치각시간에 따른 치각깊이의 변화를 관찰하였다. 또한 n<sup>+</sup>/n, n<sup>+</sup>/p, p<sup>+</sup>/n 구조의 시편을 이용하였을 때 각각의 n<sup>+</sup>, n<sup>+</sup>, p<sup>+</sup> 층의 선택적인 치각이 이루어질 수 있는지를 살펴보았다. 이러한 결과를 바탕으로 선택적 치각에 의해 n/n<sup>+</sup>/n, p/p<sup>+</sup> 구조의 웨이퍼를 이용한 미세구조를 제조하므로서 양극반응에 의하지 않고서도 미세구조를 제조할 수 있으며, 또한 양극반응에서는 실현할 수 없는 웨이퍼 구조에서도 스테인 에칭에 의해 미세구조의 제조가 가능함을 확인하였다.

## II. 실리콘의 스테인 에칭

스테인 에칭에 의한 실리콘의 치각 기구는 60년대 D. R. Turner 등이 제시한 다음과 같은 화학식으로 설명되어지고 있다.<sup>(3,4,5,6,9)</sup>



전체 반응을 종합해 보면 아래와 같다.



여기서 n은 한 개의 실리콘 원자를 해리 시키는데 필요한 홀(hole)의 평균 개수이다. 화학적 치각은 산

화제인 질산에서 생성되는 홀이 위의 반응식을 통해 실리콘 표면으로 이동되면서 이루어진다. 이러한 치각 과정은 NO<sub>2</sub><sup>-</sup> 이온에 의해 촉진되며 촉매제인 NO<sub>2</sub>가 충분히 생성된 후 화학적 치각이 이루어진다. 이때의 NO<sub>2</sub><sup>-</sup>가 충분히 생성될 때까지의 시간을 유도 주기(induction period)라고 한다. 이러한 화학적 치각 과정은 다음과 같이 홀의 이동으로 설명할 수 있다. 즉 위의 반응식에서 국부적인 음극에서 생성된 홀이 다른 영역의 국부적 양극으로 이동되어 실리콘을 분해시키게 된다. 이때 실리콘의 표면에 음극과 양극이 동일 영역에서 교대로 나타남에 따라 실리콘의 표면이 서로 다른 치각율을 가지고 치각이 됨으로 해서 일정 두께의 다공질층을 형성하게 된다. 형성된 다공질층의 두께는 실리콘의 도핑 농도, 치각 용액의 비율, 반응시간 등에 의해 변하게 되며 특히 반응시간이 길어지면 다공질층의 두께는 감소하게 된다.<sup>(3,8)</sup> 도핑 농도에 따라 치각율이 다른 이유는 반응에 필요한 국부적인 음극과 양극의 형성이 결정 상의 결함에 의존하게 되는데 도핑 농도가 높을수록 이런 결함(point defect)이 증가하므로 해서 상대적으로 도핑 농도가 낮은 영역보다 치각율이 높아지기 때문이다.<sup>(7)</sup> 즉 도핑 농도의 차이에 의해서 실리콘의 선택적 치각이 가능해진다.

## III. 실험

### 1. 실리콘의 스테인 에칭

실험에 사용된 실리콘 기판은 결정면이 (100)인 n, p, n<sup>+</sup>의 3 가지로서 비저항은 각각 5~10, 5~25, ~0.01Ωcm이다. 시편은 1.6cm × 0.8cm의 크기로 준비하였다. 실험에 사용된 모든 시편들은 상온에서 반응시켰다. 시편의 치각에 앞서 HF:HNO<sub>3</sub>의 혼합용액속에 1.6cm × 0.8cm의 실리콘 조각을 2분 동안 반응시켜 용액 내에 충분한 NO<sub>2</sub><sup>-</sup>기가 생성되도록 한 후 H<sub>2</sub>O로 희석시켜 시편을 반응시켰다. 이것은 치각 과정 중의 유도주기를 줄여줌으로 해서 재현성 문제를 해결하기 위한 단계이다.<sup>(8)</sup> 반응후 시편의 표면에 생성되는 다공질층은 NaOH 수용액을 이용하여 치각하였다. 시편들은 상온에서 HF:HNO<sub>3</sub>:H<sub>2</sub>O = 1:3:12, 4:1:5, 1:5:10의 3 가지 조성비의 용액으로 치각을 하였다. 치각깊이는 Tencor사의 α-step 1000을 사용하여 측정하였다. 이후 언급되는 모든 치각깊이도 본 장비를 사용하여 측정하였다. 실험에서 반응중 시편의 표면에 생성되는

기포를 제거하고 용액의 혼합율을 항상시키기 위해 그림 1과 같은 반응기를 사용하였다. 반응기는 텐플론(teflon)으로 만든 용기에 텐플론 팬(fan)을 설치한 것으로 용액 속에 있는 시편의 위에 텐플론으로 만든 팬을 회전시키는 방법을 사용하여 반응중 실리콘 표면에 발생하는 수소 기포를 제거하였다.




그림 1. 스테인 에칭 반응기의 구조

Fig. 1. Schematic of the stain etching reactor

## 2. 실리콘의 선택적 식각

불순물 확산에 의해 형성된  $n^+/n$ ,  $n^+/p$ ,  $p^+/n$ 의 3 가지 시편을 위에서 언급한 스테인 에칭법을 이용하여 상대적으로 도핑 농도가 높은 영역이 선택적으로 식각이 이루어지도록 하였다. 기판의 비저항은 각각  $2\text{--}4\Omega\text{ cm}$ ,  $5\text{--}25\Omega\text{ cm}$ ,  $5\text{--}10\Omega\text{ cm}$ 로 저농도로 도핑된 기판을 사용했다. 스테인 에칭법을 이용하여 시간에 따른 식각 깊이를 조사하였다. 시편들은  $\text{HF : HNO}_3 : \text{H}_2\text{O} = 4 : 1 : 5$ ,  $1 : 5 : 15$ ,  $1 : 3 : 12$  등 3가지 조성비의 용액으로 식각을 하였다.

## 3. $n^+$ 패턴의 스테인 에칭

사용된 시편은  $2\text{--}5\Omega\text{ cm}$ 의  $n\text{-type}$  실리콘을 표준적인 사진식각 공정을 이용해 패턴 작업을 거쳐 인(phosphorus)을 확산시켜  $10^{17}/\text{cm}^3$  이상의 도핑 농도를

가지는  $n^+$  층의 저항을 형성하였다. 패턴은 스트립 라인(strip line) 형태를 사용하였다. 준비된 시편은 용액비를  $\text{HF:HNO}_3:\text{H}_2\text{O} = 1:3:12$ 로 하여 상온에서 반응을 시켰다. 반응후 형성되는 다공질 층은 마찬가지로  $\text{NaOH}$  수용액을 이용하여 제거했다.

## 4. 미세구조의 제조

사용된 시편은 2 가지로 p첫번째는 비저항이  $2\text{--}3\Omega\text{ cm}$ 인 저농도로 도핑된 4인치의 (100)  $n\text{-type}$ 의 웨이퍼에 인을 확산시켜  $0.001\text{--}0.02\Omega\text{ cm}$ 인  $n^+$ 층을 형성한 후 다시 표면에 비저항이 약  $10\Omega\text{ cm}$ 인  $n\text{-type}$ 의 에피층(epitaxial layer)을 성장시킨  $n/n^+/n$ 의 3층구조이다. 상층부의  $n$  에피층의 두께는  $4\mu\text{m}$ 이고  $n^+$  층의 두께는  $10\mu\text{m}$ 이다. 먼저 시편의 표면에 LPCVD로 질화막을 올리고 사진식각 공정을 거쳐 3층구조의 상층부인  $n$  에피층을 실리콘 식각 용액인 KOH로 식각하여 패턴을 형성하였다. 패턴에 의해 표면에 노출된  $n^+$ 층을  $\text{HF:HNO}_3:\text{H}_2\text{O} = 1:3:12$ 인 혼합 용액에서 스테인 에칭을 실시하였다. 두번쩨 시편은 비저항이  $0.02\Omega\text{ cm}$ 인 4인치의 (100)  $p^+\text{-type}$ 의 웨이퍼 위에 비저항이  $2\text{--}5\Omega\text{ cm}$ 인  $p\text{-epi}$ 층을  $2\text{--}3\mu\text{m}$  두께로 성장시킨  $p/p^+$  구조로 시편의 표면을 습식 산화법에 의해 산화막을 형성하고 사진식각공정을 거쳐 첫번째 구조의 시편과 같은 방법으로 미세구조를 제조하였다. 2 가지 시편의 공정 순서에 따른 개략적인 단면도는 그림 2와 같다.




그림 2. 미세기계구조의 공정 순서에 따른 단면도  
: (a)  $n/n^+/n$  구조, (b)  $p/p^+$  구조

Fig. 2. Cross sectional view of the micromachined structure for each fabrication step  
: (a)  $n/n^+/n$  structure, (b)  $p/p^+$  structure

#### IV. 결과 및 고찰

시편의 식각깊이는 모두 반응후 표면에 형성되는 다공질 층을 제거한후 측정하였다. n, p, n<sup>+</sup> 시편의 반응시간에 따른 식각 깊이가 각각 그림 3, 4, 5에 나타나




그림 3. n 웨이퍼의 시간에 따른 식각 깊이

Fig. 3. Etch depth of n-wafer with etching time




그림 4. p 웨이퍼의 시간에 따른 식각 깊이

Fig. 4. Etch depth of p-wafer with etching time

있다. 각 그림에서 보듯이 도핑 농도가 균일한 시편의 반응시간에 따른 식각깊이의 변화는 거의 선형적임을 알 수 있다. 그림 3과 5를 비교해 보면 식각 비율이 2 배이상 차이나는 것을 알 수 있는데 반응 용액의 비율이 달라 정확히 설명할 수는 없으나 도핑 농도가 높을 수록 더 높은 식각율을 가짐을 알 수 있다. 실리콘의 도핑 농도와 반응 용액의 비율이 식각율에 미치는 영향은 좀더 많은 연구가 이루어져야 하겠다.




그림 5. n<sup>+</sup> 웨이퍼의 시간에 따른 식각 깊이

Fig. 5. Etch depth of n<sup>+</sup>-wafer with etching time

그림 6, 7, 8은 n<sup>+</sup>/n, n<sup>+</sup>/p, p<sup>+</sup>/n 의 도핑 농도가 일정하지 않은 구조의 반응시간에 따른 식각깊이의 변화를 나타내고 있다. 그림에서 보듯이 각 시편에 사용된 일정 비율의 반응 용액에서 일정 깊이 즉 일정 도핑 농도에서 식각이 멈추는 것을 알 수 있다. 특히, 그림 8은 5-10Ωcm 의 저농도 도핑된 n-type 실리콘 위에 붕소를 dose  $10^{15}/\text{cm}^2$  로 이온 주입하여 열처리 과정에 의해 p 층의 두께를 달리한 시편을 스테인 에칭했을 때의 식각 깊이를 나타낸 것이다. 각각 6000, 9000, 14000Å 정도에서 더 이상의 식각이 일어나지 않음을 알 수 있는데 이 깊이들은 SUPREM을 이용한 모의실험 결과 boron의 도핑 농도가 약  $10^{18}\text{-}10^{17}/\text{cm}^3$  인 영역 까지의 깊이와 잘 일치한다. 이러한 n-type 기판에 형성된 p 층의 선택적 식각은 기존의 양극반응에 의해 미세기계구조를 형성하는 방법으로는 구현할 수 없었

던 것이다.

그림 9는 n-type 의 시편을 패턴 과정에 의해 n<sup>+</sup>의 스트립 라인을 형성하여 스테인 에칭에 의해 선택적 식각을 한 사진이다. 그림 10은 스테인 에칭후 생성된 다공질층을 NaOH를 이용해 제거한 후의 사진이다.




그림 6. n<sup>+</sup>/n 웨이퍼의 시간에 따른 식각 깊이

Fig. 6. Etch depth of n<sup>+</sup>/n-wafer with etching time




그림 7. n<sup>+</sup>/p 웨이퍼의 시간에 따른 식각 깊이

Fig. 7. Etch depth of n<sup>+</sup>/p-wafer with etching time

그림에서 패턴의 선폭은 40μm이다.




그림 8. p<sup>+</sup>/n 웨이퍼의 시간에 따른 식각 깊이

Fig. 8. Etch depth of p<sup>+</sup>/n-wafer with etching time




그림 9. n<sup>+</sup> 스트립 라인의 스테인 에칭후 사진

Fig. 9. Photograph of n<sup>+</sup> strip line after stain etching


그림 10. n<sup>+</sup> 스트립 라인의 PSL 제거후 사진

Fig. 10. Photograph of n<sup>+</sup> strip line after removing etching

그림 11, 12는 n/n<sup>+</sup>, p/p<sup>+</sup> 2 종류의 웨이퍼를 스테인 에칭 하여 제조된 캔틸레버(cantilevers)와 에어 브릿지(air-bridge)를 SEM으로 찍은 사진이다. 그림 11에서 나타난 캔틸레버의 빔(beam) 폭은 50μm이고, 그림 12에서 나타난 에어 브릿지의 빔 폭은 5μm이다. 그림에 나와 있는 미세기계구조들은 표면의 질화막을 제거한 것인데 관찰 결과 표면에 있는 질화막은 용액에 의한 화학적 손상을 받지 않았다. 일반적으로 양극 반응에서는 인가되는 전장에 의해 질화막이 손상을 받는데 비해 스테인 에칭은 오랜 시간의 반응에도 질화막이 손상을 입지 않았다. 그림에서 보는 바와 같이 빔의 밑면에 커스프(cusp)가 남아 있는데 이것은 스테인 에칭에 사용된 용액이 등방성 식각성을 띠기 때문에 기인한 것으로 현재 이 문제점을 해결하는 것이 중요한 과제로 남아 있다.

## V. 결론




그림 11. n/n<sup>+</sup>/n 웨이퍼를 스테인 에칭하여 제조된 캔틸레버 배열의 SEM 사진

Fig. 11. SEM photograph of cantilever array made of n/n<sup>+</sup>/n wafer by stain etching




그림 12. p/p<sup>+</sup> 웨이퍼를 스테인 에칭하여 제조된 에어 브릿지의 SEM 사진

Fig. 12. SEM photograph of air-bridge made of p/p<sup>+</sup> wafer by stain etching

본 논문에서는 양극반응을 이용하지 않고 스테인 에칭기법을 이용하여 실리콘의 도핑 농도가 높은 영역을 선택적으로 식각할 수 있음을 보고하였다. 아울러 이 방법을 이용하여 캔틸레버 및 에어 브릿지 등을 실

현하므로써 미세기계구조의 제조 가능성을 확인하였다. 이 방법의 장점은 양극반응에서는 구현할 수 없는 n'/p 와 p'/p 구조에서의 n<sup>+</sup> 와 p<sup>+</sup> 층의 선택적 식각 및 양극반응이 일어나지 않는 p/n 구조에서 p층의 선택적 식각을 할 수 있는 등 선택적 식각이 가능한 구조의 종류를 다양화 하므로써 여러 구조의 미세구조를 제조할 수 있다는 점이다. 아울러 양극반응에서처럼 전류를 흘리지 않고도 선택적인 식각을 할 수 있음으로 해서 기존의 집적회로 공정에서의 습식식각공정을 그대로 이용할 수 있다는 점이다. 따라서 미세기계구조를 이용한 센서와 그 주변 회로를 기존의 양극반응 방법 보다 좀 더 간단한 공정으로 제조할 수 있을 것이다.

### 참고문헌

- [1] J. C. Greenwood, "Silicon in mechanical sensors," *J. Phys. E: SCI Instrum.*, vol. 10, pp. 239-248, 1986.
- [2] 박정훈, 조찬섭, 전의석, 류인식, 심준환, 이종현, "다공질 실리콘 마이크로머시닝법을 이용한 압저 항형 실리콘 가속도센서의 제조," *센서기술학술대회 논문집*, 제 4권, 제1호, pp. 164-169, 1993.
- [3] K. H. Jung, S. Shih, and D. L. Kwong, "Developments in Luminescent Porous Si," *J. Electrochem. Soc.*, vol. 140, no. 10, October 1993.
- [4] H. Robbins and B. Schwartz, "Chemical Etching of Silicon : I. The System HF, HNO<sub>3</sub>, and H<sub>2</sub>O," *J. Electrochem. Soc.*, vol. 106, no. 6, pp. 505-508, June 1959.
- [5] H. Robbins and B. Schwartz, "Chemical Etching of Silicon : II. The System HF, HNO<sub>3</sub>, and H<sub>2</sub>O and HC<sub>2</sub>H<sub>3</sub>O<sub>2</sub>," *J. Electrochem. Soc.*, vol. 107, no. 2, pp. 108-111, February 1960.
- [6] D. R. Turner, "On The Mechanism of Chemically Etching Germanium and Silicon," *J. Electrochem. Soc.*, vol. 107, no. 7, pp. 810-816, October 1960.
- [7] M. W. Jenkins, "A New Preferential Etch for Defects in Silicon Crystals," *J. Electrochem. Soc.*, vol. 124, no. 5, pp. 757-762, May 1977.
- [8] R. F. Fathauer, T. George, A. Ksendzov, and R. P. Vasquez, "Visible Luminescence from silicon wafers subjected to stain etches," *Appl. Phys. Lett.*, vol. 60, no. 8, pp. 995-997, February 1992.
- [9] Michael T. Kelly, Jonathan K. M. Chun, and Andrew B. Bocarsly, "High efficiency chemical etchant for the formation of luminescent porous silicon," *Appl. Phys. Lett.*, vol. 64, no. 13, pp. 1693-1695, March 1994.

---

 著者紹介
 

---



류인식

1954년 12월 14일생. 1982년 경북대학교 전자공학과 졸업(학사). 1982년~1984년 삼성전자(주) 근무. 1988년 University of New Mexico, 전기 및 컴퓨터공학과 졸업(석사). 1992년 경북대학교 대학원 전자공학과 박사과정 수료. 1992년 3월~현재 경동전문대학 전자계산과 전임강사. 주관심분야 : 실리콘마이크로머시닝, 실리콘을 이용한 광소자 개발 및 VLSI 디자인

## 신장규

『센서학회지 제3권 제1호』 논문 94-3-1-04, p.31 참조.  
현재 경북대학교 전자공학과 부교수

## 이종현

『센서학회지 제1권 제1호』 논문 92-21, p.194 참조.  
현재 경북대학교 전자공학과 교수



설정훈

1971년 11월 15일생. 1994년 경북대학교 전자공학과 졸업(학사). 1994년 3월~현재 경북대학교 대학원 전자공학과 석사과정. 주관심분야 : 실리콘 마이크로 머시닝 및 실리콘을 이용한 광소자 개발 등임



심준환

1966년 2월 27일생. 1991년 경북대학교 전자공학과 졸업(학사). 1993년 경북대학교 대학원 전자공학과 졸업(석사). 1993년~현재 동대학원 박사과정. 주관심분야 : 반도체 공정기술, 마이크로 머시닝, 가속도 센서 등임.